特許
J-GLOBAL ID：200903000920184516
半導体装置
発明者：
,
,
,
,
,
出願人/特許権者：
代理人 (1件)：
富田 和子
公報種別：公開公報
出願番号（国際出願番号）：特願平6-083296
公開番号（公開出願番号）：特開平7-297385
出願日： 1994年04月21日
公開日（公表日）： 1995年11月10日
要約：
【要約】【目的】バリア層に沿う方向の抵抗を低減すると同時に、バリア層を垂直に横切る方向の抵抗を低減することができる半導体装置を提供する。【構成】半導体層構造は、チャネル層3、バリア層2、高電子親和性層4、キャップ層1からなり、高電子親和性層4内には、プレーナドープ層5が設けられる。さらに、バリア層2内にも、プレーナドープ層6を設けてもよい。
請求項（抜粋）：
高電子親和性を有する第1の層と、低電子親和性を有する第2の層と、高電子親和性を有する第3の層と、前記第1の層と同等の電子親和性を有し、前記第1の層と前記第2の層との間に位置する第4の層とを備え、該第4の層内にプレーナドープ層を設けたことを特徴とする半導体装置。
IPC (3件)：
H01L 29/778
, H01L 21/338
, H01L 29/812
