特許
J-GLOBAL ID：200903000927559892
64ビットアドレス指定のための呼出ゲート拡張
発明者：
出願人/特許権者：
代理人 (1件)：
深見 久郎 (外5名)
公報種別：公表公報
出願番号（国際出願番号）：特願2001-552212
公開番号（公開出願番号）：特表2003-519869
出願日： 2000年07月19日
公開日（公表日）： 2003年06月24日
要約：
【要約】プロセッサは、アドレスサイズが32ビットよりも大きい第1の処理モードをサポートする。アドレスサイズは公称64ビットとして示され得るが、プロセッサの種々の実施例は、32ビットよりも大きく64ビット以下のすべてのアドレスサイズを処理モードで実現し得る。第1の処理モードは、制御レジスタ内のイネーブル指示をイネーブル状態にし、かつセグメント記述子内の第1の動作モード指示および第2の動作モード指示を予め規定された状態にセットすることによって、確立され得る。x86プロセッサアーキテクチャとの互換ができる32ビットおよび16ビット処理のための互換モードが提供されるように、(イネーブル指示はイネーブル状態のままで)第1の動作モード指示と第2の動作モード指示との他の組合せが用いられ得る。第1の処理モードで動作するコードを32ビットまたは16ビットコードから呼出すために、セグメント記述子テーブル内で2つのエントリを占有する呼出ゲート記述子が規定される。そうでない場合には2つのエントリの各々がセグメント記述子を記憶し得る、その2つのエントリを占有することによって、呼出ゲート記述子は32ビットを超えるアドレスを記憶するのに十分なスペースを含み得る。したがって、呼出コードセグメントが呼出ゲート記述子を参照し得るが、これはターゲットコードセグメントを参照し、さらにはターゲットコードセグメントのアドレススペース内でアドレスを提供し得る。以上のことは、たとえそのアドレスが呼出コードセグメント内でのアドレスサイズを超えていたとしても行なわれ得る。
請求項（抜粋）：
プロセッサであって、 セグメントセレクタを特定する分岐命令を実行するように構成される実行コアを含み、 前記プロセッサは、前記セグメントセレクタに応答してセグメント記述子テーブルから少なくとも第1のエントリを読出すように構成され、前記第1のエントリが呼出ゲート記述子を指示するならば、前記セグメント記述子テーブル内の第2のエントリが前記呼出ゲート記述子の残りの部分を記憶する、プロセッサ。
Fターム (3件)：
5B033DA03
, 5B033DA07
, 5B033DA15
