特許

J-GLOBAL ID：200903000933127619

BiCMOS論理ゲート回路

発明者： 市川 勉
出願人/特許権者： ソニー株式会社
代理人 (1件)： 船橋 國則
公報種別：公開公報
出願番号（国際出願番号）：特願平9-112129
公開番号（公開出願番号）：特開平10-303734
出願日： 1997年04月30日
公開日（公表日）： 1998年11月13日
要約：

【要約】【課題】 BiCMOS論理ゲート回路において、出力振幅をフルスイングにより近いレベルとして低電源電圧下においても高速動作を可能とする。【解決手段】 オン状態になることにより回路出力VOUTの状態遷移を担うバイポーラトランジスタ(61/62)と、このバイポーラトランジスタ(61/62)のオン状態に伴う回路出力VOUTの状態遷移後の状態の期間に、バイポーラトランジスタ(61/62)のベースの電荷を放電してバイポーラトランジスタ(61/62)をオフさせる第1の手段(51,71,72/52,73)と、バイポーラトランジスタ(61/62)をオンさせるための電源電圧VDDよりも高い電圧を発生する第2の手段(22,41,31/23,42,33)と、バイポーラトランジスタ(61/62)へのベースバイアスの印加を回路入力VINに応じて制御する第3の手段(32/34)とを備える。

請求項（抜粋）：

オン状態になることによって回路出力の状態遷移を担うバイポーラトランジスタと、前記バイポーラトランジスタのオン状態に伴う回路出力の状態遷移後の状態の期間に、前記バイポーラトランジスタのベースの電荷を放電して前記バイポーラトランジスタをオフさせる第1の手段と、前記バイポーラトランジスタをオンさせるための電源電圧よりも高いベースバイアス電圧を発生する第2の手段と、前記バイポーラトランジスタへの前記ベースバイアス電圧の印加を回路入力に応じて制御する第3の手段とを備えたことを特徴とするBiCMOS論理ゲート回路。

IPC (5件)：

H03K 19/08 ,  H01L 21/8222 ,  H01L 27/06 ,  H01L 21/8249 ,  H03K 19/0175

FI (4件)：

H03K 19/08 A ,  H01L 27/06 101 U ,  H01L 27/06 321 G ,  H03K 19/00 101 F