特許
J-GLOBAL ID：200903000954452668
コンピュータ装置及び同装置に適用するバス制御方法
発明者：
出願人/特許権者：
代理人 (1件)：
鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-305925
公開番号（公開出願番号）：特開平11-143823
出願日： 1997年11月07日
公開日（公表日）： 1999年05月28日
要約：
【要約】【課題】CPUの動作状態に基づいて、外部バスマスタのバス要求を保留にすることにより、優先的な処理に必要なCPUの動作を確実に実行できるようにすることにある。【解決手段】CPU1、ローカルバス2、バス・アービトレーション回路3を有するマイクロコンピュータにおいて、バス・アービトレーション回路3はCPU監視ロジック回路5によるCPU1の特定動作状態時には、外部バスマスタ7からのバス要求BREQを保留する。これにより、CPU1のバス優先権を確保し、CPU1は例えば一定時間内に処理を処理を終了すべき特定動作を確実に実行する。
請求項（抜粋）：
CPU、バス、及びバス・アービトレーション機能を有するバス制御手段を1チップ内に集積化したコンピュータ装置であって、当該バス制御手段は、外部バスマスタ手段からのバス使用権の要求を受けたときに、前記CPUの動作状態に従って当該CPUのバス優先権を確保し、当該外部バスマスタ手段からのバス使用権を保留する手段を有することを特徴とするコンピュータ装置。
引用特許：
前のページに戻る
