特許
J-GLOBAL ID：200903000971215122
LSIテスタ
発明者：
,
出願人/特許権者：
代理人 (1件)：
小沢 信助
公報種別：公開公報
出願番号（国際出願番号）：特願平4-198216
公開番号（公開出願番号）：特開平6-043213
出願日： 1992年07月24日
公開日（公表日）： 1994年02月18日
要約：
【要約】【目的】 前サイクルの応答信号をサイクルを越えて比較できる効果がある。【構成】 被検査信号に基づいて被検査対象物が出力する応答信号を期待値データと比較し、この比較結果に基づいて被検査対象物の良否を判定するLSIテスタにおいて、期待値データをレート信号に基づいて記憶する第1のFiFoと、被検査対象物が出力する応答信号をストローブ信号に基づいて保持するレジスタと、レジスタが保持した応答信号と前記第1のFiFoがストローブ信号に基づいて出力する期待値データとを比較する比較回路と、比較回路の出力する比較結果をストローブ信号に基づいて記憶する第2のFiFoとを設け第2のFiFoの記憶した比較回路の比較結果に基づき、DUTの良否を判定することを特徴としている。
請求項（抜粋）：
被検査信号に基づいて被検査対象物が出力する応答信号を期待値データと比較し、この比較結果に基づいて被検査対象物の良否を判定するLSIテスタにおいて、前記期待値データをレート信号に基づいて記憶する第1のFiFoと、前記被検査対象物が出力する応答信号をストローブ信号に基づいて保持するレジスタと、このレジスタが保持した応答信号と前記第1のFiFoが前記ストローブ信号に基づいて出力する期待値データとを比較する比較回路と、この比較回路の出力する比較結果を前記ストローブ信号に基づいて記憶する第2のFiFoと、を設け、前記第2のFiFoの記憶した前記比較回路の比較結果に基づき、前記DUTの良否を判定することを特徴としたLSIテスタ。
FI (2件)：
G01R 31/28 D
, G01R 31/28 Q
