特許

J-GLOBAL ID：200903000992846483

マルチプロセッサ装置

発明者： 西垣 正二郎
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 児玉 俊英
公報種別：公開公報
出願番号（国際出願番号）：特願2000-134158
公開番号（公開出願番号）：特開2001-318906
出願日： 2000年05月08日
公開日（公表日）： 2001年11月16日
要約：

【要約】【課題】 複数のプロセッサがアクセス権を調停して1つの共有メモリへアクセスする際、大量のデータを扱うアクセスであっても高速アクセスを可能にする。【解決手段】 各プロセッサ1〜3毎のアクセスを所定の連続したアクセスからなるアクセス・ブロックに分割し、プロセッサ1は、共有メモリ4にアクセスする際、各プロセッサ間を接続する通信ライン6を使用して、自身以外の全てのプロセッサに対して共有メモリ使用要求61、63を発信し、共有メモリ使用許可62、64を受信してアクセス権を獲得し、そのアクセス・ブロックが終了するまで、アクセス権を保持して連続してアクセスする。このようにアクセス・ブロック毎にアクセス権の調停を行い、調停の回数を格段と低減してアクセスの高速化を図る。

請求項（抜粋）：

複数のプロセッサが1つの共有メモリに、アクセス権の調停後にアクセスするマルチプロセッサ装置において、上記アクセスは、上記調停により1つのプロセッサが上記アクセス権を獲得して所定の期間あるいは回数で連続して上記共有メモリに対して行うものであり、該連続したアクセスのブロック毎に上記調停が行われることを特徴とするマルチプロセッサ装置。

IPC (6件)：

G06F 15/177 682 ,  G06F 15/177 ,  G06F 9/46 360 ,  G06F 12/00 570 ,  G06F 12/00 ,  G06F 12/00 572

FI (7件)：

G06F 15/177 682 B ,  G06F 15/177 682 G ,  G06F 15/177 682 H ,  G06F 9/46 360 E ,  G06F 12/00 570 A ,  G06F 12/00 570 B ,  G06F 12/00 572 A

Fターム (18件)：

5B045BB47 ,  5B045EE03 ,  5B045EE11 ,  5B045EE17 ,  5B045EE25 ,  5B045EE38 ,  5B060CA03 ,  5B060CA08 ,  5B060CD11 ,  5B060CD17 ,  5B060KA02 ,  5B060KA04 ,  5B098AA10 ,  5B098GA01 ,  5B098GC16 ,  5B098GD03 ,  5B098GD14 ,  5B098GD22