特許

J-GLOBAL ID：200903000993987218

SOI型半導体装置

発明者： 近藤 茂樹
出願人/特許権者： キヤノン株式会社
代理人 (1件)： 山下 穣平 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-014911
公開番号（公開出願番号）：特開平5-175470
出願日： 1991年01月16日
公開日（公表日）： 1993年07月13日
要約：

【要約】 (修正有)【目的】SOI型半導体装置において、電極間および配線間のクロストークを防止し、素子を高集積化する。【構成】表面絶縁層104を有する基体上に半導体層105aを有するいわゆるSOI型半導体装置であって、前記表面絶縁層104の下部に低抵抗層106を有することにより、電極109間および配線108間のクロストークを防止し、素子を高集積化することができる。

請求項（抜粋）：

半導体基体上の絶縁層上に半導体層および配線層が形成されたSOI型半導体装置であって、前記配線層が形成されている領域に対応する領域において、前記半導体基体にその抵抗値よりも小さい抵抗値を有する低抵抗層が設けられていることを特徴とするSOI型半導体装置。

IPC (7件)：

H01L 27/12 ,  H01L 21/208 ,  H01L 21/86 ,  H01L 21/3205 ,  H01L 21/90 ,  H01L 27/04 ,  H01L 21/74