特許
J-GLOBAL ID：200903001012389738
誤り検出訂正処理装置
発明者：
,
,
,
,
出願人/特許権者：
代理人 (1件)：
小鍜治 明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-275705
公開番号（公開出願番号）：特開平6-131827
出願日： 1992年10月14日
公開日（公表日）： 1994年05月13日
要約：
【要約】【目的】 訂正ワード記憶領域および誤り検出訂正結果を示すエラーフラグの記憶領域を低減し、ICのチップ面積の省スペース化、低コスト化を実現する。【構成】 2重の訂正ワードが付加された再生信号に対し、第1の誤り検出訂正回路103と第2の誤り検出訂正回路104で誤り検出訂正処理を行う。特定数例えば12のトラックで構成された1フレームを単位としてデータ処理を行い、映像信号と音声信号の同期化のために3フレーム分のデータワード記憶領域をデータワードおよび訂正ワード用RAM106に確保する。誤り検出訂正処理を各トラック毎に実行することで、3フレーム分のデータワードに対し3フレーム分の訂正ワード記憶領域を持つ必要はなくなる。また、第1,第2の誤り検出訂正処理過程で生ずる2つのエラーフラグの記憶領域をエラーフラグ用RAM105内で共有化する。
請求項（抜粋）：
データワードに第1および第2の2重の訂正ワードを付加した入力信号に対して誤り検出訂正及び補間処理を行うディジタル信号処理回路と、前記データワードと第1および第2の訂正ワードの記憶領域を有する第1の記憶回路と、前記入力信号に対し第1の誤り検出訂正処理を行った結果を示す第1のエラーフラグと第1および第2の誤り検出訂正処理を行った結果を示す第2のエラーフラグの記憶領域を有する第2の記憶回路とを備え、前記データワードに第1および第2の2重の訂正ワードを付加した信号列を1トラックとし、さらに前記トラックを連続的に所定数集めたものを1フレームとしたとき、誤り検出訂正処理をフレーム内の各トラック毎に行い、各トラックより再生された訂正ワードを事前に訂正処理を終了した古い訂正ワード記憶領域に書き込むことにより、1フレームを構成する全トラック数より少ない記憶領域内で誤り検出訂正処理を行うことを特徴とする誤り検出訂正処理装置。
IPC (2件)：
G11B 20/18 102
, H03M 13/00
