特許

J-GLOBAL ID：200903001019525718

薄膜抵抗体の成膜方法及び装置

発明者： 桃野 健 ,  太田 賀文 ,  松本 昌弘 ,  川村 裕明 ,  生田 美植 ,  竹井 日出夫 ,  中村 久三
出願人/特許権者： 日本真空技術株式会社
代理人 (1件)： 八木田 茂 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-244845
公開番号（公開出願番号）：特開平6-093443
出願日： 1992年09月14日
公開日（公表日）： 1994年04月05日
要約：

【要約】【目的】OA機器やビデオプリンタ等の出力素子として用いられ得る薄膜抵抗体の抵抗値の抵抗値のバラツキを改善できる成膜方法及び装置を提供すること。【構成】本方法は、カソード14上のターゲット17と絶縁体基板18との間の空間に0V以上 120V未満のプラスのバイアス電圧を印加しながら成膜を行うことを特徴とする。また本装置は、カソード14上のターゲット17と連続して移動していく絶縁体基板18との間にバイアス印加用の電極22を設け、プラズマ電位に近いプラスの電圧を印加するように構成したことを特徴とする。

請求項（抜粋）：

真空槽内でアルミナ等の絶縁体基板上に TaSiO2 や CrSiO2 等の薄膜抵抗体をスパッタリング法を用いて連続的に成膜する薄膜抵抗体の成膜方法において、カソード上のターゲットと絶縁体基板との間の空間に0V以上 120V未満のプラスのDCバイアス電圧を印加しながら成膜を行うことを特徴とする薄膜抵抗体の成膜方法。

IPC (4件)：

C23C 14/44 ,  C23C 14/08 ,  H01C 7/00 ,  H01C 17/12

引用特許：

審査官引用 (3件)

• 特公昭58-035591
  
• 特開昭60-138069
  
• 特開昭60-155673