特許

J-GLOBAL ID：200903001025225408

半導体素子の層間絶縁膜形成方法

発明者： 李 佳 媛
出願人/特許権者： 株式会社ハイニックスセミコンダクター
代理人 (1件)： 中川 周吉 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-379885
公開番号（公開出願番号）：特開2003-017565
出願日： 2001年12月13日
公開日（公表日）： 2003年01月17日
要約：

【要約】【課題】 金属配線同士の間に絶縁物質を埋め込んで電気的に絶縁させる過程において、間隔の狭い金属配線同士の間にもボイドなく容易に絶縁物質を埋め込むことが可能な半導体素子の層間絶縁膜形成方法を提供すること。【解決手段】 通常の工程を経て所定のパターンで導電層パターン及び導電層パターンの側壁に絶縁膜素ぺーサを形成する段階と、コンタクトプラグが形成される領域以外の領域に形成された絶縁膜スペーサを除去する段階と、全体上部に層間絶縁膜を形成する段階とを含んでなる。

請求項１：

コンタクトプラグが形成される領域の導電層パターン側壁にのみ絶縁膜スペーサを形成した後、全体上部に層間絶縁膜を形成することを特徴とする半導体素子の層間絶縁膜形成方法。

IPC (4件)：

H01L 21/768 ,  H01L 21/28 ,  H01L 21/8242 ,  H01L 27/108

FI (4件)：

H01L 21/28 L ,  H01L 21/90 C ,  H01L 27/10 681 A ,  H01L 27/10 681 B

Fターム (22件)：

4M104AA01 ,  4M104CC01 ,  4M104EE09 ,  4M104GG16 ,  4M104HH13 ,  5F033JJ00 ,  5F033KK01 ,  5F033NN40 ,  5F033QQ09 ,  5F033TT08 ,  5F033VV16 ,  5F033XX02 ,  5F083AD48 ,  5F083JA19 ,  5F083JA32 ,  5F083KA01 ,  5F083KA05 ,  5F083LA12 ,  5F083LA16 ,  5F083MA06 ,  5F083MA19 ,  5F083PR03