特許
J-GLOBAL ID:200903001050851305

半導体素子の製造方法

発明者:
出願人/特許権者:
代理人 (1件): 小鍜治 明 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願平4-195106
公開番号(公開出願番号):特開平6-045541
出願日: 1992年07月22日
公開日(公表日): 1994年02月18日
要約:
【要約】【目的】 ゲート酸化膜の絶縁破壊特性の劣化がなく、かつ十分なトランジスタ駆動電流を確保したMOSデプレッショントランジスタを提供する。【構成】 シリコン基板11上にチャネルストッパーおよび素子分離層酸化膜12を形成する。所定の領域にゲート酸化膜13を形成する。多結晶シリコン膜14をパターンニングし、フローティングゲート電極4を形成する。その後、マスクROMのデプレッショントランジスタ部となる所定のトランジスタ領域にチャネルドープを行なう。チャネルドープは、砒素イオンをフォトレジストをマスクとして、選択的に注入する。注入条件は、加速エネルギー100keVで2×1014/cm2のドーズ量である。これでN-領域15を形成する。
請求項(抜粋):
半導体基板の選択トランジスタ部とROM部が形成されるにあたり、前記選択トランジスタ部の所定領域に多結晶シリコン電極を形成する工程と、前記ROM部に第1のイオン注入を行う工程と、前記ROM部と選択トランジスタ部のゲート酸化膜を高温の熱酸化によって同時に形成する工程と、前記ゲート酸化膜上に多結晶シリコン電極を形成する工程とを備え、前記ゲート絶縁膜が絶縁破壊に至る電荷量が一定となるドーズ量領域で前記第1のイオン注入を行うことを特徴とする半導体装置の製造方法。
引用特許:
審査官引用 (4件)
  • 特開平3-177064
  • 特開平4-061163
  • 特開昭63-229849
全件表示

前のページに戻る