特許

J-GLOBAL ID：200903001062150531

半導体装置およびその製造方法

発明者： 松本 光市
出願人/特許権者： ソニー株式会社
代理人 (1件)： 佐藤 隆久
公報種別：公開公報
出願番号（国際出願番号）：特願平11-179880
公開番号（公開出願番号）：特開2001-007341
出願日： 1999年06月25日
公開日（公表日）： 2001年01月12日
要約：

【要約】【課題】ゲート電極とソース電極、あるいはゲート電極とドレイン電極との間の寄生容量が低減され、ソース/ドレイン耐圧の低下が防止された半導体装置およびその製造方法を提供する。【解決手段】第1の基板10の表面に素子分離領域5、ゲート絶縁膜6、ゲート電極7およびソース/ドレイン領域3を形成する工程と、第1の基板10にゲート電極7を被覆する絶縁膜2を形成する工程と、絶縁膜2を介して第1の基板10と第2の基板1とを貼り合わせる工程と、第1の基板10の裏面を素子分離領域5が露出するまで平坦に除去する工程と、第1の基板10の裏面に層間絶縁膜8を形成する工程と、層間絶縁膜8にソース電極およびドレイン電極9を形成する工程とを有する半導体装置の製造方法、およびそれにより形成される半導体装置。

請求項（抜粋）：

基板上に形成された絶縁膜と、前記絶縁膜の表層に埋め込まれて形成されたゲート絶縁膜と、前記ゲート絶縁膜下部の前記絶縁膜に埋め込まれて形成されたゲート電極と、前記ゲート絶縁膜上に形成された半導体からなるチャネル形成領域と、前記絶縁膜上に前記チャネル形成領域を挟んで形成された、半導体からなるソース領域およびドレイン領域と、前記チャネル形成領域、前記ソース領域および前記ドレイン領域を除く前記絶縁膜上に形成された、絶縁体からなる素子分離領域と、前記チャネル形成領域、前記ソース領域、前記ドレイン領域および前記素子分離領域上に形成された層間絶縁膜と、前記層間絶縁膜に形成された、前記ソース領域に接続するソース電極と、前記層間絶縁膜に形成された、前記ドレイン領域に接続するドレイン電極とを有する半導体装置。

IPC (3件)：

H01L 29/786 ,  H01L 21/336 ,  H01L 27/12

FI (5件)：

H01L 29/78 627 D ,  H01L 27/12 Z ,  H01L 29/78 616 A ,  H01L 29/78 616 M ,  H01L 29/78 627 A

Fターム (19件)：

5F110AA02 ,  5F110AA13 ,  5F110CC08 ,  5F110DD05 ,  5F110DD13 ,  5F110EE09 ,  5F110FF02 ,  5F110FF23 ,  5F110GG02 ,  5F110GG12 ,  5F110HJ01 ,  5F110HJ04 ,  5F110HJ13 ,  5F110HM15 ,  5F110NN02 ,  5F110NN23 ,  5F110NN62 ,  5F110QQ16 ,  5F110QQ19