PLL周波数シンセサイザ

発明者：
出願人/特許権者：
代理人 (1件)：加藤朝道
公報種別：公開公報
出願番号（国際出願番号）：特願平8-188340
公開番号（公開出願番号）：特開平10-022826
出願日： 1996年06月28日
公開日（公表日）： 1998年01月23日
要約：

【要約】【課題】簡単な構成で比較周波数を高く設定できる分数分周方式のPLL周波数シンセサイザの提供。【解決手段】パルススワロ型可変分周器を備えた分数分周方式のPLL周波数シンセサイザにおいて、可変分周器の2モジュラス・プリスケーラ1の分周数を制御する制御信号MCを生成する分数分周制御回路10が、可変分周器が出力する制御信号MCIを入力データとしDFF12とDFF13直列に接続し、そのクロックを前記2モジュラス・プリスケーラ1の出力Foとし、DFF12、DFF13の出力をAND14に入力し、出力信号BとDFF12の出力Aの選択制御を、可変分周器の出力する制御信号MCIと同周期の出力信号FpをTFF11で分周した信号MCCにより行う構成とする。

請求項（抜粋）：

第1のモジュラス制御信号に応じて第1の入力信号をM、M+1分周(Mは自然数)する2モジュラス・プリスケーラと、前記2モジュラス・プリスケーラの出力である第2の入力信号をクロック入力とするプログラマブルN/Aカウンタと、を備え、第2のモジュラス制御信号を出力するパルススワロ型可変分周器と、プログラマブルN/Aカウンタの出力である分周信号と基準信号の位相差信号を出力する位相比較器と、前記位相比較器から出力される位相差信号を平滑にして電圧制御発振回路の発振周波数を制御する信号を発生するロウパスフィルタと、を備え、前記電圧制御発振回路の出力信号を前記第1の入力信号として前記2モジュラス・プリスケーラにフィードバックするPLL周波数シンセサイザにおいて、前記第2のモジュラス制御信号を、前記2モジュラス・プリスケーラの出力である前記第2の入力信号と、前記プログラマブルN/Aカウンタの前記分周信号により制御し、前記第1のモジュラス制御信号を出力する分数分周制御回路を備えたことを特徴とするPLL周波数シンセサイザ。

前のページに戻る