特許
J-GLOBAL ID：200903001078145813
共有メモリ排他制御自動解除方式
発明者：
,
出願人/特許権者：
,
代理人 (1件)：
井桁 貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平4-301900
公開番号（公開出願番号）：特開平6-149765
出願日： 1992年11月12日
公開日（公表日）： 1994年05月31日
要約：
【要約】【目的】排他制御中のプロセッサが障害を発生した場合、他のプロセッサがこれを認識して当該排他制御を解除し、正常なプロセッサの処理を継続可能とし、システム全体の処理能力を向上させるこを技術的目的とする。【構成】共有メモリ(1)の各メモリプール(4)に、当該メモリプール(4)が排他制御中か否かを示す状態表示手段(4a)、当該メモリプール(4)を排他制御しているプロセッサ(2)を特定するプロセッサIDを格納する第1のプロセッサID格納部(4b)を備えると共に、前記各プロセッサ(2)には、前記第1のプロセッサID格納部(4b)のプロセッサIDを格納するバッファ(2a)、他のプロセッサ(2)がアクセス状態にあるメモリプール(4)へアクセス要求を行った回数を計数するアクセスカウンタ(2b)とを備えてなる。
請求項（抜粋）：
複数のメモリプール(4)を有する共有メモリ(1)と、複数のプロセッサ(2)を備え、任意のプロセッサ(2)からメモリプール(4)に対するアクセスを排他的に制御し、他のプロセッサ(2)からのアクセスを防止するマルチプロセッサシステムにおいて、前記各メモリプール(4)には、当該メモリプール(4)が任意のプロセッサ(2)によりアクセス状態にあるか否かを示す状態表示手段(4a)と、個々のプロセッサ(2)を特定するプロセッサIDを格納するプロセッサID格納部(4b)を備えると共に、前記各プロセッサ(2)には、前記プロセッサID格納部(4b)に登録されているプロセッサIDを複写・格納するバッファ(2a)と、当該メモリプール(4)に対するアクセス要求の発行回数を計数するアクセスカウンタ(2b)を備え、前記プロセッサ(2)は、前記共有メモリ(1)の任意のメモリプール(4)へアクセスする際、そのメモリプール(4)の備える状態表示手段(4a)を参照し、当該メモリプール(4)がアクセス状態にあるか否かを判別し、当該メモリプール(4)がアクセス状態の場合に、前記アクセスカウンタ(2b)をインクリメントすると共に、前記プロセッサID格納部(4b)に登録されているプロセッサIDを前記バッファ(2a)に複写し、所定時間経過後に再度状態表示手段(4a)を参照し、アクセス状態の場合には、前記アクセスカウンタ(2b)を再度インクリメントし、このアクセスカウンタ(2b)の計数値が任意に設定される特定値に達した場合、前記バッファ(2a)に複写したプロセッサIDと前記プロセッサID格納部(4b)に登録されているプロセッサIDとを比較し、両者が一致したとき、当該プロセッサIDに対応するプロセッサの障害発生を認識し、前記状態表示手段(4a)を空き状態に変更すると共に、第1のプロセッサID格納部(4b)のプロセッサIDを自身のプロセッサIDに書き換えることを特徴とする共有メモリ排他制御方式。
IPC (2件)：
G06F 15/16 470
, G06F 12/00 572
