特許
J-GLOBAL ID：200903001082073193
半導体記憶装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
徳若 光政
公報種別：公開公報
出願番号（国際出願番号）：特願平7-352117
公開番号（公開出願番号）：特開平9-180439
出願日： 1995年12月27日
公開日（公表日）： 1997年07月11日
要約：
【要約】【課題】 複数のバンクを備えブロックライトモードを有するシンクロナスDRAM等に適したカラム選択回路の構成方法を提供する。これにより、シンクロナスDRAM等のチップサイズを縮小し、その低コスト化を図る。【解決手段】 例えば一対のバンクBNK0及びBNK1を備えかつ例えばカラム方向に連続するpつまり8個のアドレスに同一データを同時に書き込むブロックライトモードを有するシンクロナスDRAM等において、カラムデコーダCD及びカラムプリデコーダCPDの一部を一対のバンクBNK0及びBNK1で共有するとともに、カラムデコーダCDの単位カラムデコーダをqつまり8ビットのビット線選択信号に対応して設け、これらの単位カラムデコーダに対してpつまり8個おきにqつまり8個のカラムアドレスを順次割り当てる。
請求項（抜粋）：
ワード線選択を独立に行いうる複数のバンクを具備し、かつビット線選択のためのカラムプリデコーダ及びカラムデコーダの所定の一部が上記複数のバンクにより共有されることを特徴とする半導体記憶装置。
FI (2件)：
G11C 11/34 362 C
, G11C 11/34 362 H
