特許
J-GLOBAL ID：200903001101063331
半導体メモリおよびその製造方法
発明者：
出願人/特許権者：
,
代理人 (1件)：
佐藤 一雄 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-283258
公開番号（公開出願番号）：特開平7-142610
出願日： 1993年11月12日
公開日（公表日）： 1995年06月02日
要約：
【要約】【目的】 メモリセルを構成するトランジスタを小形化を図ることにより小面積化を実現した半導体メモリを提供する。【構成】 p型半導体基板21に形成された溝22と、半導体基板21の表面に形成された第1のN+領域23と、溝22の底面に埋め込み形成された第2のN+領域24と、半導体基板21の表面および溝22の表面に形成された酸化膜25と、溝22の側面の酸化膜25上に形成されたゲート電極26と、溝22と直交し、この溝22との交差部においてゲート電極26と導通するように半導体基板21上に形成されたワード線27とを備える。
請求項（抜粋）：
半導体基板に形成された溝と、この溝と直交するように前記半導体基板に形成された帯状のN+領域と、前記半導体基板の表面および前記溝の表面に形成された酸化膜と、前記溝の側面の前記酸化膜上に形成されたワード線と、を備えたことを特徴とする半導体メモリ。
IPC (2件)：
H01L 21/8246
, H01L 27/112
