クロックシステム、半導体装置、半導体装置のテスト方法、及びCAD装置

発明者： ,
出願人/特許権者：
代理人 (1件)：石田敬 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-290211
公開番号（公開出願番号）：特開平10-133768
出願日： 1996年10月31日
公開日（公表日）： 1998年05月22日
要約：

【要約】【課題】順序回路およびクロックシステムの消費電力を低減する。【解決手段】クロックに同期して動作する状態記憶回路54にクロックを供給するクロックシステムであって、状態記憶回路ラッチ回路又はラッチ回路の入力部にトランスミションゲートを付加したマスタスレーブ型フリップフロップで構成され、状態記憶回路で使用されるクロックの1/2の周波数の1/2クロックを出力する1/2クロック源51と、1/2クロックを伝送する伝送経路と、状態記憶回路54の近傍に設けられ、伝送された1/2クロックから狭パルスクロックを生成する1fクロック生成回路53とを備え、1fクロック生成回路で生成された1fクロックが状態記憶回路54に供給される。

請求項（抜粋）：

クロックに同期して動作する状態記憶回路と、前記状態記憶回路で使用される1fクロックの1/2の周波数の1/2fクロックを出力する1/2fクロック源と、該1/2fクロック源から出力される前記1/2fクロックを伝送するクロック伝送経路と、前記状態記憶回路の近傍に設けられ、前記クロック伝送経路で伝送された前記1/2fクロックを逓倍して前記1fクロックを生成する1fクロック生成回路とを備え、該1fクロック生成回路で生成された前記1fクロックが前記状態記憶回路に供給されることを特徴とするクロックシステム。

IPC (7件)：

G06F 1/10 , G06F 1/04 301 , G06F 17/50 , H01L 21/82 , H01L 27/04 , H01L 21/822 , H03K 3/037

FI (7件)：

G06F 1/04 330 A , G06F 1/04 301 F , H03K 3/037 B , G06F 15/60 652 E , G06F 15/60 658 K , H01L 21/82 C , H01L 27/04 T

前のページに戻る