半導体装置の製造方法

発明者： , ,
出願人/特許権者：
代理人 (1件)：鈴江武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-207335
公開番号（公開出願番号）：特開平10-050821
出願日： 1996年08月06日
公開日（公表日）： 1998年02月20日
要約：

【要約】【課題】本発明は、素子分離用の埋め込み絶縁膜をCMP法により平坦化する場合において、平坦化後の埋め込み絶縁膜の表面までの高さに起因する、ゲート配線間ショートを防止できるなど、良好な平坦性を確保できるようにすることを最も主要な特徴とする。【解決手段】たとえば、Si基板11の凸部17の上面に、SiN膜13と多結晶Si膜14とを積層してなる保護膜を形成する。まずは、その上層の多結晶Si膜14をストッパ層として用いて、1回目のCMP処理を行って、凹部15,16内に埋め込まれた埋め込み絶縁膜18の表面を研磨する。次いで、下層のSiN膜13をストッパ層として用いて、2回目のCMP処理を行う。こうして、埋め込み絶縁膜18の表面を繰り返し研磨することにより、Si基板11上の埋め込み絶縁膜18の表面までの段差を小さく抑えるようになっている。

請求項（抜粋）：

半導体基板上に、第1,第2の保護膜を順に形成する工程と、前記第1,第2の保護膜の一部をそれぞれ除去した後、前記半導体基板の表面に溝を形成する工程と、前記溝の形成された前記半導体基板上に、その表面の凹凸に沿って絶縁膜を形成する工程と、前記絶縁膜の表面を、前記第2の保護膜を第1のストッパ層として研磨する工程と、前記第2の保護膜を除去した後、前記第1の保護膜を第2のストッパ層に、再度、前記絶縁膜の表面を研磨する工程とからなることを特徴とする半導体装置の製造方法。

IPC (3件)：

H01L 21/76 , H01L 21/304 321 , H01L 21/306

FI (3件)：

H01L 21/76 N , H01L 21/304 321 S , H01L 21/306 M

前のページに戻る