半導体装置

発明者： ,
出願人/特許権者：
代理人 (1件)：鈴木喜三郎 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-267521
公開番号（公開出願番号）：特開平9-116420
出願日： 1995年10月16日
公開日（公表日）： 1997年05月02日
要約：

【要約】【目的】CMOSで構成された半導体装置に於いて、TTL回路との接続を可能にするTTLレベル入力回路を実現する。【構成】入力端子21に入力された電圧は第一のインバータ12によって反転される。この電圧は2段にわたる降下(NチャンネルMOSトランジスタ14、16の2つ分のしきい値電圧分下がる)を経て第二のインバータ19に入力される。このため入力端子21からみた場合、あたかも入力反転電圧が下がったように見え、CMOS入力よりもさらに低い電圧で受けるべきTTLレベル入力が可能となる。また通常ならばインバータ19で幾らか貫通電流が流れる。そこでPチャンネルMOSトランジスタ18を設け、NチャンネルMOSトランジスタ16のソース及び17のドレイン電圧がHレベルになったとき十分電源電圧まで引き上げる。これにより貫通電流が流れなくなるようになり、静止電流が少なくてすむ。

請求項（抜粋）：

入力端子と、前記入力端子に入力が接続された第1のインバータと、前記第1のインバータの出力にゲートが接続され、電源端子にドレインが接続され、かつ第1の接続点にソースが接続された第1導電型の第1のトランジスタと、前記入力端子にゲートが接続され、接地端子にソースが接続され、かつ前記第1の接続点にドレインが接続された前記第1導伝型の第2のトランジスタと、前記第1の接続点にゲートが接続され、前記電源端子にドレインが接続され、かつ第2の接続点にソースが接続された前記第1導電型の第3のトランジスタと、前記入力端子にゲートが接続され、前記接地端子にソースが接続され、かつ前記第2の接続点にドレインが接続された前記第1導電型の第4のトランジスタとを有し、各トランジスタの電流増幅率を前記第3のトランジスタの電流増幅率>前記第5のトランジスタの電流増幅率>前記第4のトランジスタの電流増幅率と設定した第1のレベル変換回路と、前記第2の接続点に入力が接続された第2のインバータと、前記電源端子にドレインが接続され、かつ前記第2の接続点にソースが接続された前記第2導電型の第5のトランジスタとを有する第1の静止電流制御回路とを備え、前記第1のインバータの出力を第3のインバータを介して前記第5のトランジスタのゲートに接続してなり、とすることを特徴とする半導体装置。

IPC (3件)：

H03K 19/0185 , H03K 19/088 , H03K 19/0948

FI (3件)：

H03K 19/00 101 B , H03K 19/088 , H03K 19/094 B

前のページに戻る