特許

J-GLOBAL ID：200903001184880085

コンパレータ回路

発明者： 西村 浩一
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 藤巻 正憲
公報種別：公開公報
出願番号（国際出願番号）：特願平10-340278
公開番号（公開出願番号）：特開2000-165213
出願日： 1998年11月30日
公開日（公表日）： 2000年06月16日
要約：

【要約】【課題】 いかなる時にもトランジスタを飽和させずに高速動作を可能にし、また高駆動能力化と低オフセット電圧化を図ることができるコンパレータ回路を提供する。【解決手段】 NPNトランジスタQ6,Q7による疑似ダーリントン構成として出力駆動能力を向上させている。また、入力段回路トランジスタの飽和を防止する手段として、ダイオードD1を挿入し、出力段回路トランジスタの飽和を防止する手段として、ダイオードD2を挿入することにより、飽和防止のための追加素子を少なく、余分な寄生容量の付加を少なくして、高速動作を可能とした。NPNトランジスタQ5により、能動負荷として働くカレントミラー回路のトランジスタQ3,Q4のベース電流を補償する。これにより、オフセット電圧を低減することができる。また、NPNトランジスタQ5は、NPNトランジスタQ4の飽和防止のためのクランプ電圧発生も兼ねている。

請求項（抜粋）：

エミッタが共通接続され電流源Iによってバイアスされて差動対を構成するPNPトランジスタQ1、Q2と、カレントミラー回路を構成し前記差動対の能動負荷となり、ベースとエミッタが夫々共通接続され、コレクタが夫々前記PNPトランジスタQ1、Q2のコレクタに接続されたNPNトランジスタQ3,Q4と、コレクタが正電源Vccに接続され、ベースが前記NPNトランジスタQ3のコレクタに接続され、エミッタが前記NPNトランジスタQ3,Q4のベースに接続されたNPNトランジスタQ5と、一端が前記NPNトランジスタQ3,Q4のベースに接続され、他端が接地電位に接続された抵抗R1と、前記PNPトランジスタQ1のコレクタの電位で前記PNPトランジスタQ2のコレクタの電位をクランプするクランプ素子と、前記NPNトランジスタQ4のコレクタに接続された出力端子と、前記PNPトランジスタQ1のベース端子に接続された反転入力端子IN-と、前記PNPトランジスタQ2のベース端子に接続された非反転入力端子IN+と、を有することを特徴とするコンパレータ回路。

IPC (3件)：

H03K 5/08 ,  H03F 3/34 ,  H03F 3/45

FI (3件)：

H03K 5/08 E ,  H03F 3/34 A ,  H03F 3/45 A

Fターム (45件)：

5J039DA05 ,  5J039DC01 ,  5J039DC05 ,  5J039KK17 ,  5J039KK18 ,  5J039KK37 ,  5J039MM03 ,  5J039MM16 ,  5J066AA01 ,  5J066AA12 ,  5J066AA47 ,  5J066CA13 ,  5J066CA25 ,  5J066CA65 ,  5J066FA01 ,  5J066HA08 ,  5J066HA19 ,  5J066HA25 ,  5J066KA02 ,  5J066KA05 ,  5J066KA09 ,  5J066KA21 ,  5J066MA21 ,  5J066ND01 ,  5J066ND14 ,  5J066ND22 ,  5J066ND23 ,  5J066PD02 ,  5J066TA06 ,  5J091AA01 ,  5J091AA12 ,  5J091AA47 ,  5J091CA13 ,  5J091CA25 ,  5J091CA65 ,  5J091FA01 ,  5J091HA08 ,  5J091HA19 ,  5J091HA25 ,  5J091KA02 ,  5J091KA05 ,  5J091KA09 ,  5J091KA21 ,  5J091MA21 ,  5J091TA06

引用特許：

審査官引用 (2件)

• コンパレータ
  公報種別：公開公報   出願番号：特願平5-236010   出願人：ローム株式会社
• コンパレータ
  公報種別：公開公報   出願番号：特願平8-282311   出願人：日本電気株式会社