特許
J-GLOBAL ID：200903001189265583
半導体装置の製造方法
発明者：
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願平8-073356
公開番号（公開出願番号）：特開平9-266255
出願日： 1996年03月28日
公開日（公表日）： 1997年10月07日
要約：
【要約】【課題】 LDD構造を採り、低電圧で駆動するMOSトランジスタと高耐圧MOSトランジスタが混載された半導体装置において、高耐圧MOSトランジスタのドレイン電流Idsや耐圧特性のばらつきがない半導体装置の製造方法を提供する。【解決手段】 CVD酸化膜をRIEでエッチバックしてゲート電極17側壁にサイドウォール酸化膜22を形成し、その後MOSトランジスタ1形成領域を覆うフォトレジスト20を形成し、イオン注入により高耐圧MOSトランジスタ2の第2のLDD拡散層21を形成し、更に高耐圧MOSトランジスタ2のドレイン2aに、ゲート電極17とソース・ドレイン拡散層24とをオフセットさせるためのフォトレジスト23を形成し、その後イオン注入してソース・ドレイン拡散層24を形成する。【効果】 ドレイン電流Idsや耐圧のばらつきが無い高耐圧MOSトランジスタを含む半導体装置の作製が可能となる。
請求項（抜粋）：
LDD構造を採り、低電圧で駆動するMOSトランジスタと高耐圧MOSトランジスタが混載する半導体装置の製造方法において、ゲート電極を形成する工程と、前記高耐圧MOSトランジスタの形成領域にフォトレジストを形成するパターニング工程と、前記MOSトランジスタの形成領域に第1のLDD拡散層を形成するイオン注入工程と、前記ゲート電極の側壁にサイドウォール酸化膜を形成する工程と、前記サイドウォール酸化膜を形成工程後に、前記MOSトランジスタの形成領域にフォトレジストを形成するパターニング工程と、前記パターニング工程後に、前記高耐圧MOSトランジスタの形成領域に第2のLDD拡散層を形成するイオン注入工程と、前記高耐圧MOSトランジスタのドレイン領域に形成するソース・ドレイン拡散層を前記ゲート電極に対してオフセットさせるフォトレジストを形成するパターニング工程と、ソース・ドレイン拡散層を形成するイオン注入工程とを有することを特徴とする半導体装置の製造方法。
IPC (5件)：
H01L 21/8234
, H01L 27/088
, H01L 21/265
, H01L 29/78
, H01L 21/336
H01L 27/08 102 B
, H01L 21/265 L
, H01L 29/78 301 L
