特許
J-GLOBAL ID：200903001201613894
半導体集積回路及び保護素子の使用方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
山口 巖
公報種別：公開公報
出願番号（国際出願番号）：特願平10-273790
公開番号（公開出願番号）：特開平11-168183
出願日： 1998年09月28日
公開日（公表日）： 1999年06月22日
要約：
【要約】【課題】静電放電から保護するための保護素子を備えた半導体集積回路において、ESD耐性及び保護作用を悪化させることなく所定の周辺条件においてその保持電圧を上げたESD保護素子を提供する。【解決手段】保護素子が少なくとも1つの縦形の集積保護トランジスタを備え、その負荷回路が端子パッドと電位線との間に接続されている、静電放電から保護するための保護構造を備えた半導体集積回路において、この発明によれば、保護トランジスタTのベースとコレクタとが横方向に互いにずれて配置されている。トランジスタの、埋め込み層として形成されたコレクタを横方向に構造化することによって、ベースとコレクタとの間の距離が増大される。これにより保護要素のブレークダウン電圧UCB、従って保持電圧が増大する。この発明は、保護トランジスタが、そのブレークダウンが保護トランジスタの保持電圧の範囲にあるダイオードによって制御されるときに特に有利である。ベースの制御感度は、ベース領域に配置されている集積抵抗により設定される。
請求項（抜粋）：
a)導電性接続導体(4)を介して半導体集積回路(1)に接続されている少なくとも1つの端子パッド(5)と、b)動作中、半導体集積回路(1)の第一の供給電位(VCC)を導く少なくとも1つの第一の電位線(2)と、c)動作中、半導体集積回路(1)の第二の供給電位(VSS)を導く少なくとも1つの第二の電位線(3)と、d)半導体集積回路(1)を静電放電から保護するための少なくとも1つの保護素子(6)とを備え、この保護素子(6)は端子パッド(5)と半導体集積回路(1)との間に配置されかつ電位線(2、3)の少なくとも1つに接続され、e)保護素子(6)は少なくとも1つの縦形の集積保護トランジスタ(T)を備え、その負荷回路が接続導体(4)と電位線(2、3)の1つとの間に接続される、少なくとも1つの半導体基板(7)に配置された半導体集積回路おいて、保護トランジスタ(T)のベースとコレクタとが横方向に互いにずれて配置されていることを特徴とする半導体集積回路。
IPC (4件)：
H01L 27/06
, H01L 23/60
, H01L 27/04
, H01L 21/822
H01L 27/06 311 A
, H01L 23/56 B
, H01L 27/04 H
