特許
J-GLOBAL ID:200903001223080741

半導体集積回路装置の製造方法

発明者:
出願人/特許権者:
代理人 (1件): 筒井 大和
公報種別:公開公報
出願番号(国際出願番号):特願平7-081172
公開番号(公開出願番号):特開平8-078682
出願日: 1995年04月06日
公開日(公表日): 1996年03月22日
要約:
【要約】【目的】 設計したしきい値電圧が得られる短チャネルMISFETを提供する。【構成】 ゲート電極6とサイドウォールスペーサ7をマスクにして不純物を半導体基板1にイオン注入し、ソース領域、ドレイン領域を構成する半導体領域9を形成した後に、半導体基板1全面に高エネルギーで不純物をイオン注入してチャネル領域10に不純物を導入する。これにより、ソース領域、ドレイン領域を構成する半導体領域9を形成する際に生じるフレンケル欠陥によるチャネル領域10での不純物の再分布が防げるので、逆短チャネル効果を生じなくすることができる。
請求項(抜粋):
MISFETを有する半導体集積回路装置の製造方法であって、ゲート絶縁膜およびゲート電極を形成する工程、前記ゲート電極をマスクにして半導体基板に不純物をイオン注入し、ソース領域、ドレイン領域を構成する半導体領域を形成する工程、しかる後、前記半導体基板に高エネルギーで不純物をイオン注入し、前記ゲート電極下のチャネル領域に不純物を導入する工程を有することを特徴とする半導体集積回路装置の製造方法。
IPC (4件):
H01L 29/78 ,  H01L 21/266 ,  H01L 21/265 ,  H01L 21/336
FI (4件):
H01L 29/78 301 H ,  H01L 21/265 M ,  H01L 21/265 U ,  H01L 29/78 301 P

前のページに戻る