特許
J-GLOBAL ID：200903001225503020
半導体装置
発明者：
出願人/特許権者：
代理人 (1件)：
松本 眞吉
公報種別：公開公報
出願番号（国際出願番号）：特願平4-272083
公開番号（公開出願番号）：特開平6-125266
出願日： 1992年10月09日
公開日（公表日）： 1994年05月06日
要約：
【要約】【目的】論理振幅が異なる2種の信号を出力するドライバを備えた半導体装置において、チップサイズを縮小する。【構成】ドライバ30は、MOSトランジスタ31(33)とMOSトランジスタ32(34)とが直列接続され、MOSトランジスタ31(33)のソースが電源配線VCC(GND)に接続され、MOSトランジスタ32(34)のドレインが出力端とされ、制御回路40は、モード信号MODEに応じて、スイッチ素子42(44)でMOSトランジスタ32(34)のゲート・ソース間を導通/遮断させ、スイッチ素子41(43)でMOSトランジスタ31(33)のゲートとMOSトランジスタ32(34)のゲートとを遮断/導通させる。
請求項（抜粋）：
第1MOSトランジスタ(31、33)と第2MOSトランジスタ(32、34)とが直列接続され、該直列接続の一端が電源配線(VCC、GND)に接続され、該直列接続の他端が出力端とされたドライバ(30)と、モード信号(MODE)に応じて該第1MOSトランジスタ又は該第2MOSトランジスタの一方のゲート・ソース間を導通/遮断させるスイッチ素子(42、44)を備え、駆動信号を出力するために、該ゲート・ソース間を導通させた状態では該第1MOSトランジスタ又は該第2MOSトランジスタの一方のゲートを制御し、該ゲート・ソース間を遮断させた状態では該第1MOSトランジスタ及び該第2MOSトランジスタのゲートを共に制御する制御回路(40)と、を有することを特徴とする半導体装置。
IPC (2件)：
H03K 19/20 101
, H03K 19/0948
