特許

J-GLOBAL ID：200903001228271936

半導体装置の製造方法

発明者： 木村 秀樹
出願人/特許権者： ソニー株式会社
代理人 (1件)： 船橋 國則
公報種別：公開公報
出願番号（国際出願番号）：特願平11-182684
公開番号（公開出願番号）：特開2001-015736
出願日： 1999年06月29日
公開日（公表日）： 2001年01月19日
要約：

【要約】【課題】 P型ゲート電極におけるホウ素突き抜けを防止した、半導体装置の製造方法の提供が望まれている。【解決手段】 P型不純物を添加したポリシリコンをゲート電極として用いるMOSトランジスタを備えた半導体装置の製造方法である。基板1上に大粒径のポリシリコンからなる下層4を形成する工程と、下層4上にバッファ層5を形成する工程と、バッファ層5上に小粒径のポリシリコンからなる上層6を形成する工程と、上層6の上からホウ素またはホウ素化合物をイオン注入する工程と、下層4、バッファ層5、上層6をパターニングしてゲート電極パターンを形成する工程と、を備えている。

請求項（抜粋）：

P型不純物を添加したポリシリコンをゲート電極として用いるMOSトランジスタを備えた半導体装置の製造方法において、基板上に大粒径のポリシリコンからなる下層を形成する工程と、前記下層上にバッファ層を形成する工程と、前記バッファ層上に小粒径のポリシリコンからなる上層を形成する工程と、前記上層の上からホウ素またはホウ素化合物をイオン注入する工程と、前記下層、バッファ層、上層をパターニングしてゲート電極パターンを形成する工程と、を備えたことを特徴とする半導体装置の製造方法。

IPC (4件)：

H01L 29/78 ,  H01L 21/28 301 ,  H01L 21/8238 ,  H01L 27/092

FI (3件)：

H01L 29/78 301 G ,  H01L 21/28 301 A ,  H01L 27/08 321 D

Fターム (34件)：

4M104AA01 ,  4M104BB01 ,  4M104BB37 ,  4M104BB40 ,  4M104CC05 ,  4M104DD29 ,  4M104DD43 ,  4M104DD55 ,  4M104DD78 ,  4M104DD83 ,  4M104EE08 ,  4M104EE14 ,  4M104FF13 ,  4M104GG09 ,  4M104GG10 ,  4M104GG14 ,  4M104HH04 ,  5F040DA00 ,  5F040DA06 ,  5F040DC01 ,  5F040EC02 ,  5F040EC03 ,  5F040EC04 ,  5F040EC05 ,  5F040EC06 ,  5F040EC07 ,  5F040EC11 ,  5F040ED03 ,  5F040FC15 ,  5F048AA07 ,  5F048AC03 ,  5F048BA01 ,  5F048BB06 ,  5F048BB07