特許

J-GLOBAL ID：200903001246847535

半導体装置の製造方法

発明者： 三宅 竜也 ,  ペテック ハルブォエ
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平8-236139
公開番号（公開出願番号）：特開平10-083980
出願日： 1996年09月06日
公開日（公表日）： 1998年03月31日
要約：

【要約】【課題】 配線および接合部分の抵抗を減少させ、プロセスの低温化を行うことにより、高性能な半導体装置の製造方法を実現する。【解決手段】 シリコン基板1に酸化シリコン2で素子分離し、n型ウェル3、p型ウェル4上にそれぞれソ-ス・ドレイン5、ソ-ス・ドレイン6を形成する。その上に金属原子の50nm程度の膜をスパッタ蒸着し、急速加熱アニ-ル処理により選択的にソ-ス・ドレインのシリコン基板露出部に金属シリサイド10を形成する。アニ-ル処理中に原子状水素12等を照射することにより、シリコンと金属のシリサイド化反応を低温化することができ、金属シリサイド10のクリーニングも同時に行うことができる。【効果】 半導体装置の高速化、高集積化に好適な半導体装置の製造方法を得ることができる。

請求項（抜粋）：

半導体膜を形成する工程と上記半導体膜上に金属膜を形成する工程とを含む半導体装置の製造方法であって、上記金属膜を活性ガス雰囲気下でクリーニングする工程を有することを特徴とする半導体装置の製造方法。

IPC (5件)：

H01L 21/304 341 ,  H01L 21/3065 ,  H01L 21/3205 ,  H01L 29/78 ,  H01L 21/336

FI (4件)：

H01L 21/304 341 D ,  H01L 21/302 N ,  H01L 21/88 Z ,  H01L 29/78 301 P