特許
J-GLOBAL ID：200903001247132335
スタンダードセル型半導体チップ設計方法及び装置並びにこれらを用いた半導体チップ設計装置並びにスタンダードセル型半導体チップ
発明者：
出願人/特許権者：
代理人 (1件)：
石川 泰男
公報種別：公開公報
出願番号（国際出願番号）：特願平7-196748
公開番号（公開出願番号）：特開平9-045781
出願日： 1995年08月01日
公開日（公表日）： 1997年02月14日
要約：
【要約】【課題】 ダミーセルを共通化して使用し機能変更が可能なスタンダードセル型半導体チップ設計方法及び装置並びにこれらを用いた半導体チップ設計装置並びにスタンダードセル型半導体チップを提供する。【解決手段】 ダミーセル領域DA内に、複数の同一の基本セルBCが規則的に配置された共通ダミーセル領域D1 を設け、この中の基本セルBCを組合わせることにより半導体チップCの機能変更に必要なダミーセルを構成し、構成されたダミーセルと機能セルを接続することにより、半導体チップCの機能変更を行う。更に、一の基本セルBCは、一のP型不純物拡散領域及び一のN型不純物拡散領域並びにこれらに接続された複数の多結晶シリコン層により構成されている。基本セルBCの組合わせによりダミーセルが構成され、機能変更が行えるので、半導体チップCの面積の有効利用が可能となると共に、コストの低減が図れる。
請求項（抜粋）：
所定の機能を有する機能セルを含む半導体チップ内に当該機能セルとは別個に配置されると共に、予め設計された機能変更設計データに基づき前記機能を変更すべく機能変更用セルを構成する機能変更用セルデータを生成するための機能変更用セルデータ生成工程と、前記変更後の機能に対応して前記機能変更設計データに基づき前記機能セルと前記機能変更用セルとを接続するための接続データを生成する接続データ生成工程とを備えたスタンダードセル型半導体チップ設計方法において、前記機能変更用セルデータ生成工程においては、規則的に配置される複数の同一の基本セル間を前記変更後の機能に対応して配線することにより前記機能変更用セルを構成することを特徴とするスタンダードセル型半導体チップ設計方法。
IPC (2件)：
FI (3件)：
H01L 21/82 B
, G06F 15/60 656 A
, H01L 21/82 S
