特許

J-GLOBAL ID：200903001258980117

半導体装置及びその製造方法

発明者： 富 家 甘 奈
出願人/特許権者： 株式会社東芝
代理人 (5件)： 吉武 賢次 ,  橘谷 英俊 ,  佐藤 泰和 ,  吉元 弘 ,  川崎 康
公報種別：公開公報
出願番号（国際出願番号）：特願2004-190847
公開番号（公開出願番号）：特開2006-013284
出願日： 2004年06月29日
公開日（公表日）： 2006年01月12日
要約：

【課題】 寄生抵抗を低減して駆動能力を向上させることができる半導体装置及びその製造方法を提供する。【解決手段】 ゲート絶縁膜40を介して形成されたゲート電極50と、ゲート電極側壁55A及び55Bと、半導体基板20の表面部分において、チャネル領域60の両側に、ゲート電極側壁55A及び55Bの下方にそれぞれ形成された第1のソース領域70B及び第1のドレイン領域70Aと、第1のソース領域70Bより接合深さが深い第2のソース領域90B、及び第1のドレイン領域70Aより接合深さが深い第2のドレイン領域90Aと、チャネル領域60の両側にチャネル領域60を挟むように、第1のソース領域70B及び第1のドレイン領域70Aより深い領域まで形成された所定の半導体材料を不純物として含む層80B及び80Aとを備えることを特徴とする。【選択図】 図1

請求項（抜粋）：

半導体基板の表面上に、ゲート絶縁膜を介して形成されたゲート電極と、 前記ゲート電極の側面に形成されたゲート電極側壁と、 前記半導体基板の表面部分において、前記ゲート電極の下方に位置するチャネル領域の両側に、前記ゲート電極側壁の下方にそれぞれ形成された第1のソース領域及び第1のドレイン領域と、 前記第1のソース領域における前記チャネル領域側と反対側に隣接するように形成された、前記第1のソース領域より接合深さが深い第2のソース領域、及び前記第1のドレイン領域における前記チャネル領域側と反対側に隣接するように形成された、前記第1のドレイン領域より接合深さが深い第2のドレイン領域と、 前記チャネル領域の両側に前記チャネル領域を挟むように、前記第1のソース領域及び第1のドレイン領域より深い領域まで形成された所定の半導体材料を不純物として含む層と を備えることを特徴とする半導体装置。

IPC (3件)：

H01L 21/336 ,  H01L 29/78 ,  H01L 21/265

FI (5件)：

H01L29/78 301L ,  H01L21/265 602B ,  H01L21/265 602C ,  H01L21/265 604M ,  H01L21/265 F

Fターム (36件)：

5F140AA10 ,  5F140AA13 ,  5F140AA21 ,  5F140AA39 ,  5F140AC01 ,  5F140BC06 ,  5F140BC17 ,  5F140BF04 ,  5F140BF11 ,  5F140BF18 ,  5F140BG08 ,  5F140BG12 ,  5F140BG14 ,  5F140BG28 ,  5F140BG32 ,  5F140BG34 ,  5F140BG38 ,  5F140BG53 ,  5F140BH14 ,  5F140BH22 ,  5F140BH35 ,  5F140BH45 ,  5F140BJ01 ,  5F140BJ08 ,  5F140BJ27 ,  5F140BK02 ,  5F140BK10 ,  5F140BK13 ,  5F140BK14 ,  5F140BK21 ,  5F140BK29 ,  5F140BK34 ,  5F140CB01 ,  5F140CB08 ,  5F140CE07 ,  5F140CF04

引用特許：

出願人引用 (1件)

• 半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願2002-024468   出願人：富士通株式会社