特許

J-GLOBAL ID：200903001280525377

プログラム可能なゲートアレイのためのコピー防止方法及びシステム

発明者： ティモフェイ・コーツミノフ
出願人/特許権者： ガジック・テクニカル・エンタープライゼス
代理人 (1件)： 倉内 基弘 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2002-131399
公開番号（公開出願番号）：特開2003-084853
出願日： 2002年05月07日
公開日（公表日）： 2003年03月19日
要約：

【要約】【課題】 FPGA素子からのFPGAプログラムのコピーを阻止する。【解決手段】 本システムは初期状態を生成するプログラム可能なロジック素子を含み、初期状態を暗号化し、暗号化された初期状態をFPGA素子へ送信する。FPGA素子は、初期状態で初期化されたFPGA中の応答シーケンスジェネレータと初期状態で初期化されたプログラム可能なロジック素子中の応答シーケンスジェネレータに入力される呼び掛けシーケンスを生成する。応答シーケンスジェネレータは初期状態に基づいて応答シーケンスを、及び呼び掛けシーケンスを生成し、並びに応答シーケンスをFPGA中のシーケンス比較素子へ出力し、シーケンス比較素子はそれらが同一であるかどうかを決定するためにシーケンスを比較する。もしそれらが同一であれば、FPGAのオペレーションが許可される。

請求項（抜粋）：

プログラム可能なゲートアレイのためのコピー防止システムであって、初期状態ジェネレータ、第1のシーケンスジェネレータ、及び暗号化素子を含む工場でプログラムされたロジック素子(CPLD)、並びにプログラム可能なゲートアレイのプログラムでプログラムされ、第2のシーケンスジェネレータ、第3のシーケンスジェネレータ、解読素子、及びシーケンス比較素子を含み、前記第2のシーケンスジェネレータが前記第1のシーケンスジェネレータの複製であるプログラム可能なゲートアレイ素子(FPGA)から成り、前記CPLDが初期状態を前記初期状態ジェネレータ中で生成し、前記第1のシーケンスジェネレータを前記初期状態で初期化し、前記初期状態を前記暗号化素子中で暗号化し、前記暗号化された初期状態を前記FPGAへ送信し、前記FPGAが前記暗号化された初期状態を前記解読素子中で解読し、前記第2のシーケンスジェネレータを前記初期状態で初期化し、呼び掛けシーケンスを前記第3のシーケンスジェネレータを用いて生成し、前記呼び掛けシーケンスを前記第1のシーケンスジェネレータと前記第2のシーケンスジェネレータへ送信し、及び前記第1のシーケンスジェネレータが第1の応答シーケンスを前記初期状態と前記呼び掛けシーケンスに基づいて生成し、前記第1の応答シーケンスを前記シーケンス比較素子へ送信し、前記第2のシーケンスジェネレータが第2の応答シーケンスを前記初期状態と前記呼び掛けシーケンスに基づいて生成し、前記第2の応答シーケンスを前記シーケンス比較素子へ送信し、前記シーケンス比較素子が前記第1と第2の応答シーケンスを比較し、前記第1と第2の応答シーケンスが同一であるときに前記FPGAプログラムのオペレーションを許可することを特徴とするシステム。

IPC (3件)：

G06F 1/00 ,  H01L 21/82 ,  H03K 19/173 101

FI (3件)：

H03K 19/173 101 ,  G06F 9/06 660 L ,  H01L 21/82 A

Fターム (12件)：

5B076FA01 ,  5F064AA07 ,  5F064AA08 ,  5F064BB35 ,  5F064FF01 ,  5F064FF04 ,  5F064FF12 ,  5F064FF52 ,  5J042BA01 ,  5J042CA00 ,  5J042CA18 ,  5J042DA00