特許
J-GLOBAL ID：200903001287290405
二層ゲート型半導体装置とその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
尾川 秀昭
公報種別：公開公報
出願番号（国際出願番号）：特願平4-131610
公開番号（公開出願番号）：特開平5-299662
出願日： 1992年04月23日
公開日（公表日）： 1993年11月12日
要約：
【要約】【目的】 ゲートとしてチャンネル3上にゲート酸化膜4を介して形成されたポリシリコンからなるフローティングゲート5と更にその上にゲート酸化膜6を介して積層したポリシリコンからなるコントロールゲート7を有する二層ゲート型半導体装置において、その消去特性を低めることなく書き込み時における非選択セルのフローティングゲート5からのエレクトロンの抜け(ドレインディスターブ)を防止する。【構成】 フローティングゲート5とチャンネル3との間のゲート酸化膜4をドレイン2側の端部4aにおいて厚くする。
請求項（抜粋）：
ゲートとしてチャンネル上にゲート酸化膜を介して形成されたポリシリコンからなるフローティングゲートと更にその上にゲート酸化膜を介して積層されたポリシリコンからなるコントロールゲートを有する二層ゲート型半導体装置において、フローティングゲートとチャンネルとの間のゲート酸化膜がドレイン側の端部において厚くされてなることを特徴とする二層ゲート型半導体装置
IPC (2件)：
H01L 29/788
, H01L 29/792
