特許

J-GLOBAL ID：200903001289125061

フラッシュメモリのヒューズセルセンシング回路

発明者： 河 昌 完
出願人/特許権者： 現代電子産業株式会社
代理人 (1件)： 中川 周吉 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-361027
公開番号（公開出願番号）：特開平11-283389
出願日： 1998年12月18日
公開日（公表日）： 1999年10月15日
要約：

【要約】【課題】 メモリセルのパワーオン時にヒューズセルのデータを読み出してラッチしようとする時、メモリセルをセンシングしてラッチしようとする時間設定をリファレンス回路によって決定し、リファレンス回路が工程の変化によるセンシング時間をトラッキングするようにしたフラッシュメモリのピューズセルセンシング回路を提供すること。【解決手段】 本発明によるフラッシュメモリのピューズセルセンシング回路は、メモリセルのパワーオン時にリセットパルスを発生するためのパワーオンリセット回路と、前記パワーオンリセット回路の出力信号に基づいて初期状態をラッチするためのリファレンス回路と、前記リファレンス回路の出力信号に基づいて前記リファレンス回路のヒューズセルをセンシングするための電圧を出力する分圧器回路と、前記分圧器回路の出力信号、前記パワーオンリセット回路の出力信号及び前記リファレンス回路の出力信号に基づいてピューズセル情報をラッチするためのメインメモリセルデータラッチ回路とを含んで構成されることを特徴とする。

請求項（抜粋）：

メモリセルのパワーオン時にリセットパルスを発生するためのパワーオンリセット回路と、前記パワーオンリセット回路の出力信号に基づいて初期状態をラッチするためのリファレンス回路と、前記リファレンス回路の出力信号に基づいて前記リファレンス回路のヒューズセルをセンシングするための電圧を出力する分圧器回路と、前記分圧器回路、前記パワーオンリセット回路及び前記リファレンス回路のそれぞれの出力信号に基づいてヒューズセルの情報をラッチするためのメインメモリセルデータラッチ回路とを含んでなることを特徴とするフラッシュメモリのヒューズセルセンシング回路。