特許

J-GLOBAL ID：200903001297971796

電源回路

発明者： 永田 敏久 ,  吉井 宏治
出願人/特許権者： 株式会社リコー
代理人 (1件)： 青山 葆 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-375447
公開番号（公開出願番号）：特開2003-180073
出願日： 2001年12月10日
公開日（公表日）： 2003年06月27日
要約：

【要約】【課題】 第2の定電圧回路の入力電圧を低下させることができ、第2の定電圧回路での消費電力を少なくして実装面積を小さくすることができる電源回路を得る。【解決手段】 直流電源10からの電源電圧VDDを降圧して所定の定電圧V1を生成し出力する第1の定電圧回路2と、該第1の定電圧回路2から出力された定電圧V1を降圧して所定の定電圧V2を生成し出力する第2の定電圧回路3からなり、該第2の定電圧回路3における基準電圧発生回路23が直流電源10からの電源電圧VDDを電源として動作するようにした。

請求項（抜粋）：

直流電源からの電源電圧を所定の第1の定電圧に変換して出力する第1の定電圧回路と、該第1の定電圧回路からの出力電圧をあらかじめ設定された定電圧に変換して出力する少なくとも1つの第2の定電圧回路とを備える電源回路において、前記第2の定電圧回路は、所定の基準電圧を生成して出力する基準電圧発生回路を備え、該基準電圧発生回路は、前記直流電源から電源供給が行われることを特徴とする電源回路。

IPC (3件)：

H02M 3/155 ,  G05F 1/56 310 ,  G05F 1/56

FI (5件)：

H02M 3/155 U ,  H02M 3/155 V ,  G05F 1/56 310 E ,  G05F 1/56 310 U ,  G05F 1/56 310 V

Fターム (28件)：

5H430BB01 ,  5H430BB09 ,  5H430BB11 ,  5H430CC06 ,  5H430EE04 ,  5H430EE07 ,  5H430FF02 ,  5H430GG02 ,  5H430GG04 ,  5H430HH01 ,  5H730AA03 ,  5H730AA14 ,  5H730AA15 ,  5H730BB13 ,  5H730BB57 ,  5H730BB86 ,  5H730BB96 ,  5H730DD04 ,  5H730DD26 ,  5H730EE23 ,  5H730EE43 ,  5H730EE57 ,  5H730EE59 ,  5H730EE65 ,  5H730FD01 ,  5H730FD11 ,  5H730FF02 ,  5H730FG05

引用特許：

審査官引用 (2件)

• 半導体集積回路およびフラッシュメモリ
  公報種別：公開公報   出願番号：特願平11-349914   出願人：株式会社東芝
• 特開平1-064558