配線基板及びメモリ実装配線基板

発明者：
出願人/特許権者：
代理人 (1件)：平戸哲夫
公報種別：公開公報
出願番号（国際出願番号）：特願平9-038697
公開番号（公開出願番号）：特開平10-242412
出願日： 1997年02月24日
公開日（公表日）： 1998年09月11日
要約：

【要約】【課題】配線基板に半導体メモリを実装してなるメモリ実装配線基板、例えば、メモリモジュールに関し、高周波数化を図ることができるようにする。【解決手段】DRAM32、33のアドレス信号入力端子又はコントロール信号入力端子34、36及びバッファ38のアドレス信号出力端子及びコントロール信号出力端子40が接続される配線31を、DRAM32、33のそれぞれにおいては、アドレス信号入力端子及びコントロール信号入力端子34、36の各接続点と、バッファ38の対応するアドレス信号出力端子及びコントロール信号出力端子40の接続点との間の長さが同一ないし同一と見なせる長さに形成する。

請求項（抜粋）：

アドレス信号入力端子及びコントロール信号入力端子を一列に配列してなる部分を有する外部端子列を備える複数の半導体メモリと、アドレス信号出力端子及びコントロール信号出力端子を一列に配列してなる部分を有する外部端子列を備え、前記複数の半導体メモリに対してアドレス信号及びコントロール信号を転送するバッファ又はコントローラとが、外部端子列方向に配列して実装される配線基板において、前記半導体メモリのアドレス信号入力端子及びコントロール信号入力端子並びに前記バッファ又は前記コントローラのアドレス信号出力端子及びコントロール信号出力端子が接続される各配線は、各半導体メモリにおいては、アドレス信号入力端子及びコントロール信号入力端子の各接続点と、前記バッファ又は前記コントローラの対応するアドレス信号出力端子及びコントロール信号出力端子の接続点との間の長さが同一ないし同一と見なせる長さに形成されていることを特徴とする配線基板。

IPC (4件)：

H01L 27/10 495 , H01L 27/10 311 , G11C 11/34 , G11C 11/401

FI (4件)：

H01L 27/10 495 , H01L 27/10 311 , G11C 11/34 , G11C 11/34 371 K

前のページに戻る