特許
J-GLOBAL ID：200903001307723346
半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
井桁 貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平4-065460
公開番号（公開出願番号）：特開平5-267253
出願日： 1992年03月24日
公開日（公表日）： 1993年10月15日
要約：
【要約】【目的】 微細パターンの形成に関し, 薄膜化された微細なレジストパターンを利用し,且つ下地エッチングを可能にすることを目的とする。【構成】 1)被エッチング層1上にネガパターンとなるようにレジストパターン2Aを形成する工程と,該レジストパターンを覆って被エッチング層上に該レジストよりエッチング速度の小さい平坦化膜3を被着し,該レジストパターン上の該平坦化膜をエッチバックして除去し,次いで該レジストパターンを除去して,該被エッチング層上に平坦化膜パターン3Aを形成する工程と,該平坦化膜パターンをマスクにして該被エッチング層をエッチングする工程とを有する, 2)前記平坦化膜3がスピンオングラス膜であるように構成する。
請求項（抜粋）：
被エッチング層(1) 上にネガパターンとなるようにレジストパターン(2A)を形成する工程と,該レジストパターンを覆って被エッチング層上に該レジストよりエッチング速度の小さい平坦化膜(3)を被着し,該レジストパターン上の該平坦化膜をエッチバックして除去し,次いで該レジストパターンを除去して,該被エッチング層上に平坦化膜パターン(3A)を形成する工程と,該平坦化膜パターンをマスクにして該被エッチング層をエッチングする工程とを有することを特徴とする半導体装置の製造方法。
IPC (2件)：
H01L 21/302
, H01L 21/316
