特許

J-GLOBAL ID：200903001308871012

半導体発振回路

発明者： 進藤 泰之
出願人/特許権者： 株式会社リコー
代理人 (1件)： 鳥居 洋
公報種別：公開公報
出願番号（国際出願番号）：特願平10-059206
公開番号（公開出願番号）：特開平11-261382
出願日： 1998年03月11日
公開日（公表日）： 1999年09月24日
要約：

【要約】【課題】 回路面積を小さくでき、また、高い発振周波数を得ることができる半導体発振回路を提供する。【解決手段】 フローティングゲート15及びこれに容量結合する第1及び第2のコントロールゲート17,18を備えるNチャネル型スタックド・ゲートMOSトランジスタ1のドレインと電源との間に抵抗2を接続し、この接続点を出力端としたインバータを3個リング状に接続することで発振回路を構成している。前記ゲート17にはコントロール電圧V1 が印加され、前記ゲート18には前段のインバータの出力電位V2 が印加される。V1 及びV2 の印加によって前記トランジスタ1は常時オン状態になる。そして、前記V2 変化による前記トランジスタ1のオン抵抗の変化で発振出力の振幅が制御される。

請求項（抜粋）：

第1導電型の半導体基板上に形成された第2導電型のソース領域およびドレイン領域と、両領域を隔てる領域に絶縁膜を介して形成されたフローティングゲートと、このフローティングゲート上に絶縁膜を介して当該ゲートと容量結合する少なくとも第1及び第2のコントロールゲートとを備えて成るトランジスタによって構成されたインバータを有し、前記第1のコントロールゲートにはコントロール電圧が印加され、前記第2のコントロールゲートには当該インバータの出力電位がHighに相当する電位であるときにはHighに相当する電位が、Lowに相当する電位であるときにはLowに相当する電位が印加されるように構成されていることを特徴とする半導体発振回路。

IPC (5件)：

H03K 3/354 ,  H01L 21/8234 ,  H01L 27/088 ,  H01L 29/78 ,  H03K 3/03

FI (4件)：

H03K 3/354 B ,  H03K 3/03 ,  H01L 27/08 102 C ,  H01L 29/78 301 G