特許

J-GLOBAL ID：200903001320349895

半導体装置およびその製造方法

発明者： 向井 幹雄
出願人/特許権者： ソニー株式会社
代理人 (1件)： 船橋 國則
公報種別：公開公報
出願番号（国際出願番号）：特願平7-223038
公開番号（公開出願番号）：特開平9-069622
出願日： 1995年08月31日
公開日（公表日）： 1997年03月11日
要約：

【要約】【課題】 半導体装置の素子と電極との接続部におけるコンタクト抵抗の増大によって、動作特性が不安定もしくは劣化している。【解決手段】 第1導電層12とこれに接続する第2導電層14とを有する半導体装置において、第1導電層12と第2導電層14との接続部に突起状パターン13を形成して、接続部の第1導電層12と第2導電層14との接触面積を増大させ、コンタクト抵抗の低減を図ったものである。または図示はしないが、突起状パターン13の代わりに穴状パターン、線状パターン、溝状パターンを形成したものである。

請求項（抜粋）：

第1導電層と該第1導電層に接続する第2導電層とを備えた半導体装置において、前記第1導電層と前記第2導電層との接続部に突起状パターン、穴状パターン、線状パターンおよび溝状パターンのうちの少なくとも1種類のパターンを形成したことを特徴とする半導体装置。

IPC (3件)：

H01L 29/41 ,  H01L 21/28 ,  H01L 21/768

FI (4件)：

H01L 29/44 Z ,  H01L 21/28 A ,  H01L 21/90 C ,  H01L 21/90 D