特許

J-GLOBAL ID：200903001336706612

プログラマブル共有メモリシステムおよびメモリ共有方法

発明者： チャン-チェン ルアン ,  シ-ミン チョン ,  ジェームズ エイチ.ワン ,  ジョン ウォン ,  ゴン-ジョン イー
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 後藤 洋介 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-236079
公開番号（公開出願番号）：特開平10-133941
出願日： 1997年09月01日
公開日（公表日）： 1998年05月22日
要約：

【要約】【課題】 システムの性能を低下させることなくメモリの活用度を向上させ、全体的なシステムメモリ要求とコストを低減させことのできる共有メモリシステムを提供すること。【解決手段】 メモリ構造を、CPU101に接続されたHPB203とシステムコントローラ201によってCPUに接続されるか又は周辺機器コントローラ106によって周辺機器に接続されるSMB206を有するデュアルバス構造を用いて実現する。メモリ構造は更に、システム内で構成可能な複数のメモリ104に接続されたメモリ構成コントローラ202を有する。各構成コントローラは、HPB、SMBの両方に接続される。プログラムされた制御のもとで、各構成コントローラは、システムコントローラに記憶された構成情報に応じて、メモリをHPBあるいはSMBに接続する。HPBに接続されたメモリは専用プロセッサメモリとして動作し、SMBに接続されているメモリは、プロセッサとシステム内のあらゆる周辺機器によりアクセス可能な共有メモリとして動作する。

請求項（抜粋）：

プロセッサおよび周辺機器を有するコンピュータシステムにおいてメモリを割当てる方法において、構成要求を受信するステップと、前記構成要求に従って決定される前記メモリの第一の部分をプロセッサ専用に割当てるステップと、前記構成要求に従って決定される前記メモリの第二の部分を前記プロセッサおよび前記周辺機器に共有されるものとして割当てるステップとを含むことを特徴とするメモリ共有方法。