特許
J-GLOBAL ID：200903001359249600
共用メモリを備える情報処理アセンブリ
発明者：
,
出願人/特許権者：
代理人 (1件)：
川口 義雄 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-160156
公開番号（公開出願番号）：特開平7-056875
出願日： 1994年07月12日
公開日（公表日）： 1995年03月03日
要約：
【要約】【目的】 プロセッサの数に対する情報処理アセンブリの性能の線形性が改善できる構造を有する情報処理アセンブリを提供する。【構成】 本発明による情報処理アセンブリは、ノード間のメッセージ・トラフィックに対する臨界サイズを示すサブアセンブリ(3)に分割された最大構成まで変えられるノード数に従って接続線(4)によって互いに結合されたノード(1)に応じて再グループ化されたプロセッサを含み、サブアセンブリ内のノードは二重直列接続線によって互いに接続され、2つの隣接サブアセンブリのノードは単一接続線によって接続され、これらのノードは2つのサブアセンブリ(3)を含むスーパーノードに応じてグループ化されることが好ましい。
請求項（抜粋）：
最大構成まで可変ノード数を有しており、接続線によって互いに結合されたノード(1)に従ってグループ分けされたプロセッサ(8)を含み、各ノード(1)が少なくとも1つの入出力機構(6)に結合された、共用メモリを備えた情報処理アセンブリのであって、前記最大構成がノード間のメッセージ・トラフィックに対する臨界サイズを示すサブアセンブリ(3)に分割され、サブアセンブリ内のノード(1)が二重直列接続線によって互いに接続され、2つの隣接サブアセンブリのノードが単一接続線によって接続されることを特徴とする、情報処理アセンブリ。
引用特許：
前のページに戻る
