特許

J-GLOBAL ID：200903001361936568

フォントローテート回路及びフォントローテート制御装置

発明者： 大家 幸久
出願人/特許権者： 富士通株式会社
代理人 (1件)： 井桁 貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平8-063476
公開番号（公開出願番号）：特開平9-258714
出願日： 1996年03月19日
公開日（公表日）： 1997年10月03日
要約：

【要約】【課題】 フォントローテート回路に関し、マトリックス構成のデータラッチを介してローテート処理する場合の高速化を目的とする。【解決手段】 縦方向および横方向にそれぞれアドレスが割り当てられたマトリックス構成のデータラッチ部(54)を具備し、ドットマトリックス構成のフォントデータが、回転角度情報に応じて、順アドレス方向または逆アドレス方向に書込みされ、且つ読み出しされて前記回転角度情報で指定された回転角度を持つフォントデータを出力するフォントローテート回路であって、通知された前記回転角度情報に基づき、順アドレス方向または逆アドレス方向を表す制御信号を出力する制御部(55)と、書込み時または読出し時に入力される一連の順方向アドレスを前記制御信号に基づき順方向アドレスまたは逆方向アドレスに育成して前記データラッチ部をアドレスするアドレス育成部(53)と、を設けるように構成する。

請求項（抜粋）：

縦方向および横方向にそれぞれアドレスが割り当てられたマトリックス構成のデータラッチ部を具備し、ドットマトリックス構成のフォントデータが、回転角度情報に応じて、順アドレス方向または逆アドレス方向に書込みされ、且つ読み出しされて前記回転角度情報で指定された回転角度を持つフォントデータを出力するフォントローテート回路であって、通知された前記回転角度情報に基づき、順アドレス方向または逆アドレス方向を表す制御信号を出力する制御部と、書込み時または読出し時に入力される一連の順方向アドレスを前記制御信号に基づき順方向アドレスまたは逆方向アドレスに育成して前記データラッチ部をアドレスするアドレス育成部と、を設けたことを特徴とするフォントローテート回路。

IPC (8件)：

G09G 5/24 640 ,  G09G 5/24 650 ,  B41J 2/485 ,  G06F 3/12 ,  G06T 3/60 ,  G09G 5/36 520 ,  G09G 5/36 530 ,  H04N 1/387

FI (8件)：

G09G 5/24 640 ,  G09G 5/24 650 T ,  G06F 3/12 G ,  G09G 5/36 520 K ,  G09G 5/36 530 J ,  H04N 1/387 ,  B41J 3/12 L ,  G06F 15/66 350 B