特許
J-GLOBAL ID:200903001373788246
電圧増幅回路
発明者:
,
出願人/特許権者:
,
代理人 (22件):
鈴江 武彦
, 蔵田 昌俊
, 河野 哲
, 中村 誠
, 福原 淑弘
, 峰 隆司
, 白根 俊郎
, 村松 貞男
, 野河 信久
, 幸長 保次郎
, 河野 直樹
, 砂川 克
, 勝村 紘
, 橋本 良郎
, 風間 鉄也
, 河井 将次
, 佐藤 立志
, 岡田 貴志
, 堀内 美保子
, 竹内 将訓
, 市原 卓三
, 山下 元
公報種別:公開公報
出願番号(国際出願番号):特願2008-125806
公開番号(公開出願番号):特開2009-278231
出願日: 2008年05月13日
公開日(公表日): 2009年11月26日
要約:
【課題】差動増幅回路におけるオフセット電圧の調整を高速かつ高精度に行うことができる電圧増幅回路を提供する。【解決手段】第1入力電圧INP1と第2入力電圧INM1との電圧差を増幅して出力電圧OUT1を出力すると共に、オフセット電圧を調整するために第1調整刻み幅で調整を行う第1のオフセット調整部と、第1調整刻み幅より細かい第2調整刻み幅で調整を行う第2のオフセット調整部とを有する差動増幅回路C11と、出力電圧OUT1と第1参照電圧または第2参照電圧を比較し、オフセット判定信号DH,DLを出力する判定回路C13と、オフセット判定信号DH,DLに応じて、第1のオフセット調整信号TR1〜6及び第2のオフセット調整信号TR11〜16をそれぞれ生成する第1のオフセット調整レジスタC141及び第2のオフセット調整レジスタC142とを備える。【選択図】 図1
請求項(抜粋):
第1の入力端子に入力される第1入力電圧と第2の入力端子に入力される第2入力電圧との電圧差を増幅して出力電圧を出力すると共に、オフセット電圧を調整するために第1調整刻み幅で調整を行う第1のオフセット調整部と、前記第1調整刻み幅より細かい第2調整刻み幅で調整を行う第2のオフセット調整部とを有する差動増幅回路と、
前記差動増幅回路により増幅された前記出力電圧と、第1参照電圧または第2参照電圧のいずれかの電圧を比較し、オフセット判定信号を出力する判定回路と、
前記判定回路から出力される前記オフセット判定信号に応じて、第1のオフセット調整信号及び第2のオフセット調整信号をそれぞれ生成する第1のオフセット調整レジスタ及び第2のオフセット調整レジスタとを具備し、
第1のモード設定において前記判定回路は前記第1参照電圧を選択して前記出力電圧と前記第1参照電圧を比較し第1判定基準幅で判定を行って前記オフセット判定信号を出力し、前記第1のオフセット調整レジスタは前記オフセット判定信号に応じて前記第1のオフセット調整信号を出力し、前記第1のオフセット調整部は前記第1のオフセット調整信号に応じて前記第1調整刻み幅で前記オフセット電圧の調整を行い、
第2のモード設定において前記判定回路は前記第2参照電圧を選択して前記出力電圧と前記第2参照電圧を比較し前記第1判定基準幅よりも狭い第2判定基準幅で判定を行って前記オフセット判定信号を出力し、前記第2のオフセット調整レジスタは前記オフセット判定信号に応じて前記第2のオフセット調整信号を出力し、前記第2のオフセット調整部は前記第2のオフセット調整信号に応じて前記第2調整刻み幅で前記オフセット電圧の調整を行うことを特徴とする電圧増幅回路。
IPC (2件):
FI (2件):
Fターム (17件):
5J500AA01
, 5J500AA12
, 5J500AA47
, 5J500AC13
, 5J500AH10
, 5J500AH17
, 5J500AH25
, 5J500AH29
, 5J500AH39
, 5J500AK05
, 5J500AK09
, 5J500AK11
, 5J500AK17
, 5J500AK33
, 5J500AK35
, 5J500AK36
, 5J500AT01
引用特許:
出願人引用 (1件)
-
増幅回路
公報種別:公開公報
出願番号:特願平11-217480
出願人:富士通テン株式会社
前のページに戻る