特許
J-GLOBAL ID：200903001374851120
MOS型FETの製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
西野 卓嗣
公報種別：公開公報
出願番号（国際出願番号）：特願平4-067266
公開番号（公開出願番号）：特開平5-275693
出願日： 1992年03月25日
公開日（公表日）： 1993年10月22日
要約：
【要約】 (修正有)【目的】 P型埋込領域を斜めインプラで形成することにより、微細化されたゲート電極を有するMOSFETの耐圧を増大すること。【構成】 ゲート電極16を形成したウェハ上方から斜め方向にボロンBをイオン注入することによりドレイン側ゲート電極16下部に埋込領域18を形成する。ソース領域21へはゲート電極16の陰になるようにしてマスクする。垂直方向にリンPをイオン注入してソース領域21とドレイン領域22を形成する。ドレイン領域22は、斜めインプラしたボロンBと不純物を相殺させて、空乏層が拡がり易い構造とする。
請求項（抜粋）：
一導電型の半導体基板のチャンネル領域上にゲート絶縁膜を介してゲート電極を形成する工程、前記ゲート電極の上方からソース側を前記ゲート電極の肩部で遮るように斜め方向にイオン注入することにより、ドレイン側及び前記チャンネル部のドレイン近傍に一導電型の不純物をイオン注入する工程と、前記ゲート電極の上方から垂直方向にソース・ドレイン領域を形成する逆導電型の不純物をイオン注入する工程と、基板全体を熱処理して、前記斜め方向にイオン注入した不純物により前記チャンネル領域のドレイン近傍に一導電型の埋込領域を形成し、同時に前記一導電型の不純物と前記逆導電型の不純物を相殺して前記ドレイン領域の不純物濃度を前記ソース領域の不純物濃度より低減したことを特徴とするMOS型FETの製造方法。
FI (2件)：
H01L 29/78 301 S
, H01L 29/78 301 H
