特許

J-GLOBAL ID：200903001406455647

半導体集積回路装置

発明者： 斉藤 豊
出願人/特許権者： セイコー電子工業株式会社
代理人 (1件)： 林 敬之助
公報種別：公開公報
出願番号（国際出願番号）：特願平4-153722
公開番号（公開出願番号）：特開平5-182909
出願日： 1992年06月12日
公開日（公表日）： 1993年07月23日
要約：

【要約】【目的】 品質欠陥の原因となる酸素が製造工程中に析出することの少ない、また素子間が完全に分離されラッチアップや近接した素子からのキャリアの不要な回り込みのない、さらに特性の安定した、かつ、簡便な工程で製造できる半導体集積回路装置を得ることを目的とする。【構成】 CMOSを構成するPMOS23、NMOS24の両トランジスタを、CZ基板28上にSiO2 膜27を介して貼り合わされたFZ基板26上に形成する。LOCOS酸化膜29はSiO2 膜27上にSiO2 膜27に接して形成される。また、FZ基板26下部のSiO2 膜27との界面には浅いN+ 型層21、およびP+ 型層22がそれぞれPMOS23、NMOS24部に形成されている。

請求項（抜粋）：

第1の基板上にシリコン酸化膜を有し、該シリコン酸化膜上にゾーンメルティング法により結晶成長されたシリコン半導体基板(FZ基板)を有し、該FZ基板に形成された素子を有することを特徴とする半導体集積回路装置。

IPC (3件)：

H01L 21/20 ,  H01L 27/12 ,  H01L 21/02

引用特許：

審査官引用 (4件)

• 特開平4-127437
  
• 特開平1-215041
  
• 特開平4-266047
  
• 特開平4-361555