特許
J-GLOBAL ID：200903001439362482
半導体記憶装置
発明者：
出願人/特許権者：
,
代理人 (1件)：
徳若 光政
公報種別：公開公報
出願番号（国際出願番号）：特願平5-121955
公開番号（公開出願番号）：特開平6-309868
出願日： 1993年04月26日
公開日（公表日）： 1994年11月04日
要約：
【要約】【目的】 低消費電力化を図りつつ、出力動作の高速化とレベル劣化を防止した半導体記憶装置を提供する。【構成】 プッシュプル形態のNチャンネル型出力MOSFETを用いた出力回路を通して連続的に読み出しデータを出力させる機能を備え、入力パルス信号に同期してスイッチ制御されて上記ポンピング動作を行う一対のスイッチMOSFETのゲートに供給される制御信号がブートストラップ作用によって昇圧されるよう構成されたポンピング回路を用い、読み出し動作に先立って行われるプレポンピング動作を行うようにする。【効果】 プレポンピング動作によりポンピング回路のブースト電圧が正規に形成されるから、実際の読み出し動作のときにはその動作に対応した昇圧電圧を得ることができる。
請求項（抜粋）：
昇圧電圧により動作させられる駆動回路と、この駆動回路により形成された駆動信号により電源電圧側の出力信号を形成する第1のNチャンネル型出力MOSFETと、上記第1のMOSFETと直列形態に接続され、出力すべきデータに応じて上記第1の出力MOSFETと相補的にスイッチング制御されて回路の接地電位側の出力信号を形成する第2のNチャンネル型出力MOSFETからなる出力回路と、上記出力回路を通して連続的に読み出しデータを出力させる機能と、読み出し動作モード信号とクロックパルスとを受ける制御回路及びこの制御回路により読み出し動作に先立って行われるプレポンピング動作と実際の読み出し動作に同期して行われるポンピング動作の制御が行われ、上記クロックパルスに同期してスイッチ制御されてポンピング動作を行う一対のスイッチMOSFETのゲートに供給される制御信号がブートストラップ作用によって昇圧されるポンピング回路からなる昇圧電圧発生回路とを備えてなることを特徴とする半導体記憶装置。
IPC (2件)：
前のページに戻る
