特許
J-GLOBAL ID：200903001443865472
半導体装置の製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-244184
公開番号（公開出願番号）：特開平7-106344
出願日： 1993年09月30日
公開日（公表日）： 1995年04月21日
要約：
【要約】【目的】活性層の表面をエッチング液に晒すことなくゲート電極庇下の絶縁膜を除去してゲート・ドレイン間およびゲート・ソース間の寄生容量を低減する。【構成】活性層のn型GaAs層1の表面にSiO2 膜2,Si3 N4 膜3,SiO2 膜4を順次堆積して開口部5を形成し、開口部5の側面に設けたSi3 N4 膜6からなる側壁スペーサによりゲート長の小さいT字形ゲート電極7を形成した後活性層およびゲート電極を被覆しているSi3 N4 膜3,6に対してウェットエッチング比の異なるゲート電極7の庇下のSiO2 膜4を除去する。
請求項（抜粋）：
半導体基板上に形成した活性層の上に第1および第2の絶縁膜を順次堆積しその上に前記第2の絶縁膜とエッチング特性の異なる第3の絶縁膜を形成する工程と、前記第3の絶縁膜と第2の絶縁膜の中域までを選択的に順次異方性エッチングして開口部を形成し前記開口部を含む表面に前記第2の絶縁膜と同等のエッチング特性を有する第4の絶縁膜又は導電膜を形成する工程と、全面をエッチバックして前記開口部の側面に前記第4の絶縁膜又は導電膜を残し開口部底部の第4の絶縁膜又は導電膜と第2および第1の絶縁膜を除去して前記活性層の表面を露出させる工程と、前記開口部を含む表面に前記活性層とショットキー接合を形成する導電膜を堆積してパターニングし断面形状がT字形のゲート電極を形成した後前記第3の絶縁膜を除去する工程とを含むことを特徴とする半導体装置の製造方法。
IPC (2件)：
H01L 21/338
, H01L 29/812
