特許

J-GLOBAL ID：200903001471134270

半導体装置の製造方法

発明者： 明石 拓夫
出願人/特許権者： 松下電子工業株式会社
代理人 (1件)： 岩橋 文雄 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-264643
公開番号（公開出願番号）：特開2000-100963
出願日： 1998年09月18日
公開日（公表日）： 2000年04月07日
要約：

【要約】【課題】 マイクロコントローラー回路とフラッシュメモリー回路を同時に搭載する半導体装置において、著しい工程増加なしに、それぞれの回路のトランジスタゲート電極表面に、それぞれ最適な膜厚の熱酸化膜を成長させる。【解決手段】 まず、フラッシュメモリー形成領域に、浮遊ゲート電極用ポリシリコン膜4、容量絶縁膜5を形成する。次にマイクロコントローラー形成領域にそのゲート電極となるポリシリコン膜7を形成し、マイクロコントローラー用ゲート電極8のみを形成する。次に全面にCVD法で酸化膜を堆積し、エッチバックによってゲート電極8の側壁にサイドウォール9を形成する。そしてフラッシュメモリーのゲート電極11を形成した後、ゲート電極の保護と特性安定化のための酸化膜12を熱酸化形成する。こうすればゲート電極8と11の側壁に異なる最適膜厚の酸化膜が形成できる。

請求項１：

半導体基板上に2種類以上の異なるゲート長を有するトランジスタが形成された半導体装置において、少なくとも1種類のゲート長のトランジスタのゲート電極側壁に化学気相成長法による絶縁膜を形成する工程と、前記絶縁膜を形成したゲート電極と前記絶縁膜を形成しないトランジスタのゲート電極とを同時に酸化する工程を含むことを特徴とする、半導体装置の製造方法。

IPC (7件)：

H01L 21/8234 ,  H01L 27/088 ,  H01L 27/115 ,  H01L 27/10 461 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792

FI (4件)：

H01L 27/08 102 C ,  H01L 27/10 461 ,  H01L 27/10 434 ,  H01L 29/78 371

Fターム (28件)：

5F001AA08 ,  5F001AA22 ,  5F001AA63 ,  5F001AB08 ,  5F001AD03 ,  5F001AD12 ,  5F001AD62 ,  5F001AE50 ,  5F001AG02 ,  5F001AG21 ,  5F048AA09 ,  5F048AB01 ,  5F048AC01 ,  5F048BA01 ,  5F048BB03 ,  5F048BB05 ,  5F048BB16 ,  5F048BG12 ,  5F048DA25 ,  5F083FZ10 ,  5F083GA28 ,  5F083JA32 ,  5F083PR12 ,  5F083PR21 ,  5F083PR44 ,  5F083PR49 ,  5F083PR54 ,  5F083ZA07