特許
J-GLOBAL ID：200903001491156963
メモリ監視制御方法
発明者：
出願人/特許権者：
代理人 (1件)：
奥村 秀行
公報種別：公開公報
出願番号（国際出願番号）：特願平4-338707
公開番号（公開出願番号）：特開平6-187230
出願日： 1992年12月18日
公開日（公表日）： 1994年07月08日
要約：
【要約】【目的】 キャッシュメモリのスヌーピング動作による結果発生する制御信号により、キャッシュメモリからの共有メモリへの書き戻し動作を高速におこなうと共に、キャッシュメモリから共有メモリへの書き戻し動作のために共有メモリへのデータアクセスを一時中断されていたCPUからのアクセスを高速に再実行する。【構成】 共有メモリバスアービタに一時中断されたCPUを記憶する手段と書き戻し動作の終了後、記憶していたCPUにバスを明け渡す手段を持つ。これよりCPUが書き戻し動作のために一時中断されてから再実行が終了するまでを動的メモリの一連のメモリアクセスサイクルとして動作する。
請求項（抜粋）：
共有メモリが動的メモリで構成されている密結合型マルチプロセッサシステム等において、あるCPUが前記共有メモリ内のデータをアクセスする動作を一時中断し、前記一時中断されたCPUを記憶し、前記一時中断後別のCPUが前記共有メモリ内の前記データをアクセスし、前記アクセス後前記一時中断されたCPUに再度アクセス権を明け渡し前記共有メモリ内のデータアクセスを再実行し、かつ前記一時中断と前記アクセスと前記明け渡し動作と前記再実行を一連のメモリアクセスとしていることを特徴とするメモリ監視制御方法。
IPC (2件)：
G06F 12/00 571
, G06F 12/08
