特許

J-GLOBAL ID：200903001513408210

半導体回路

発明者： 黒川 敬之 ,  菅原 寛
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 高橋 詔男 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-015900
公開番号（公開出願番号）：特開2002-217708
出願日： 2001年01月24日
公開日（公表日）： 2002年08月02日
要約：

【要約】【課題】 nチャンネル型MOSのチャンネル幅を大きくすることなく、電圧Vpp/接地電圧間の動作での出力信号の遷移を高速に行うレベルシフタを提供する。【解決手段】 本発明のレベルシフタは、電源端子と接地点との間において、直列に接続されたpチャンネル型MOSトランジスタとnチャンネル型MOSトランジスタとの2組(トランジスタP101及びN101の組と、トランジスタP102及びN101の組と)が並列に介挿されている。そして、トランジスタP101(またはP102)と並列に、直列に接続したトランジスタP103(またはP104)及びP105(またはP106)が電源端子とトランジスタN101(またはN102)のドレインとの間に介挿されている。ここで、トランジスタP103をオン/オフして、トランジスタP105のトランジスタの利用の有無を制御し、トランジスタP101のチャンネル幅を補完することで、pチャンネル型MOSトランジスタのチャンネル幅(電流量)を調整する。

請求項（抜粋）：

電源端子と接地端子との間で、直列に接続されたpチャンネル型MOSトランジスタとnチャンネル型MOSトランジスタとが2組並列に介挿され、各々の組のpチャンネル型MOSトランジスタのゲートが他方の組のトランジスタの接続点である出力端子に接続され、一方の組のnチャンネル型MOSトランジスタのゲートに入力される入力信号が反転されて他方の組のnチャンネル型MOSトランジスタのゲートに入力される構成のレベルシフタであって、前記電源端子の電圧レベルに応じて前記pチャンネル型MOSトランジスタのチャンネル幅が調整されることを特徴とするレベルシフタ。

IPC (7件)：

H03K 19/0185 ,  G11C 16/04 ,  G11C 16/06 ,  H01L 27/04 ,  H01L 21/822 ,  H03F 3/16 ,  H03F 3/72

FI (7件)：

H03F 3/16 B ,  H03F 3/72 ,  H03K 19/00 101 E ,  G11C 17/00 622 A ,  G11C 17/00 634 A ,  H01L 27/04 F ,  H01L 27/04 M

Fターム (41件)：

5B025AA02 ,  5B025AC01 ,  5B025AD02 ,  5B025AE05 ,  5F038BG03 ,  5F038DF01 ,  5F038DF05 ,  5F038DF17 ,  5F038EZ20 ,  5J056AA11 ,  5J056BB01 ,  5J056BB02 ,  5J056BB57 ,  5J056CC00 ,  5J056CC21 ,  5J056DD13 ,  5J056DD28 ,  5J056DD29 ,  5J056DD45 ,  5J056EE11 ,  5J056EE12 ,  5J056FF08 ,  5J056GG06 ,  5J056HH01 ,  5J056HH02 ,  5J056JJ05 ,  5J056KK01 ,  5J069AA03 ,  5J069AA21 ,  5J069CA65 ,  5J069HA10 ,  5J069KA18 ,  5J069TA01 ,  5J069TA02 ,  5J092AA03 ,  5J092AA21 ,  5J092CA65 ,  5J092HA10 ,  5J092KA18 ,  5J092TA01 ,  5J092TA02

引用特許：

出願人引用 (4件)

• レベルシフト回路を有する非揮発性半導体メモリ装置
  公報種別：公開公報   出願番号：特願平10-286938   出願人：三星電子株式会社
• レベルシフト回路
  公報種別：公開公報   出願番号：特願平8-141575   出願人：株式会社東芝
• 入力インタフェース回路及びこれを内蔵した半導体集積回路
  公報種別：公開公報   出願番号：特願平5-167622   出願人：富士通株式会社
• 特開昭62-056017