半導体装置の製造方法

発明者： , , ,
出願人/特許権者： ,
代理人 (1件)：筒井大和
公報種別：公開公報
出願番号（国際出願番号）：特願2003-161763
公開番号（公開出願番号）：特開2004-363430
出願日： 2003年06月06日
公開日（公表日）： 2004年12月24日
要約：

【課題】ポリメタルゲートを採用したMISFETの信頼度を向上させることのできる技術を提供する。【解決手段】半導体基板1上に多結晶シリコン膜7An,7Apおよび高融点金属膜7Bからなるゲート電極7n,7p、ならびにゲート電極7n,7pの上部にキャップ絶縁膜8aを形成した後、キャップ絶縁膜8aの上層に窒化シリコン膜を堆積し、この窒化シリコン膜を異方的にエッチングすることによって、ゲート電極7n,7pの側壁に、側壁長L1が2〜10nm程度の相対的に短い保護膜9を形成する。その後、アンモニア、過酸化水素水混液を用いて半導体基板1に洗浄を施すことによって、高融点金属膜7Bを溶解することなくパーティクルを除去することができる。【選択図】図5

請求項（抜粋）：

(a)半導体基板上に少なくとも1層の高融点金属膜を含むゲート電極、およびその上部に位置する第1絶縁膜を形成する工程と、 (b)前記半導体基板上に第2絶縁膜を堆積した後、前記第2絶縁膜をエッチングして、前記ゲート電極の側壁に側壁長が相対的に短い保護膜を形成する工程と、 (c)前記半導体基板に洗浄を施して、前記高融点金属膜を溶解することなくパーティクルを除去する工程とを有することを特徴とする半導体装置の製造方法。

IPC (7件)：

H01L29/78 , H01L21/28 , H01L21/304 , H01L21/8238 , H01L27/092 , H01L29/423 , H01L29/49

FI (5件)：

H01L29/78 301G , H01L21/28 301R , H01L21/304 647Z , H01L27/08 321D , H01L29/58 G

Fターム (94件)：

4M104AA01 , 4M104BB01 , 4M104BB04 , 4M104BB18 , 4M104BB20 , 4M104BB36 , 4M104BB40 , 4M104CC01 , 4M104CC05 , 4M104DD04 , 4M104DD08 , 4M104DD09 , 4M104DD15 , 4M104DD26 , 4M104DD37 , 4M104DD43 , 4M104DD55 , 4M104DD64 , 4M104DD65 , 4M104DD71 , 4M104DD75 , 4M104DD78 , 4M104DD84 , 4M104EE05 , 4M104EE14 , 4M104EE17 , 4M104FF13 , 4M104FF14 , 4M104FF22 , 4M104GG09 , 4M104GG10 , 4M104GG14 , 4M104HH14 , 4M104HH16 , 5F048AA07 , 5F048AC03 , 5F048BA01 , 5F048BB06 , 5F048BB07 , 5F048BB09 , 5F048BB12 , 5F048BC06 , 5F048BE03 , 5F048BF06 , 5F048BF11 , 5F048BF16 , 5F048BG01 , 5F048BG13 , 5F048DA27 , 5F048DA30 , 5F140AA00 , 5F140AA27 , 5F140AB03 , 5F140BA01 , 5F140BE07 , 5F140BF04 , 5F140BF11 , 5F140BF15 , 5F140BF17 , 5F140BF18 , 5F140BF20 , 5F140BG08 , 5F140BG09 , 5F140BG14 , 5F140BG20 , 5F140BG22 , 5F140BG28 , 5F140BG30 , 5F140BG32 , 5F140BG37 , 5F140BG38 , 5F140BG39 , 5F140BG41 , 5F140BG51 , 5F140BG52 , 5F140BG53 , 5F140BH14 , 5F140BJ08 , 5F140BJ11 , 5F140BJ17 , 5F140BJ20 , 5F140BJ27 , 5F140BK02 , 5F140BK08 , 5F140BK13 , 5F140BK29 , 5F140BK30 , 5F140BK34 , 5F140BK38 , 5F140BK39 , 5F140CA03 , 5F140CB04 , 5F140CB08 , 5F140CE07

前のページに戻る