特許
J-GLOBAL ID:200903001543886124

半導体集積回路

発明者:
出願人/特許権者:
代理人 (1件): 柿本 恭成
公報種別:公開公報
出願番号(国際出願番号):特願2004-307234
公開番号(公開出願番号):特開2005-189230
出願日: 2004年10月21日
公開日(公表日): 2005年07月14日
要約:
【課題】 スキャン分離テストによって、2つの回路ブロック間の信号経路をテストすることができるLSIを提供する。【解決方法】 各信号経路の途中に設けられたスキャン分離回路30は、回路ブロック10Aからの信号SAと保持信号S33を切り替えて信号S31として回路ブロック10Bに出力するセレクタ31と、この信号S31と外部からの信号Sinまたは前段の信号S33の内のいずれか一方を選択するセレクタ32を有している。更に、セレクタ32の出力側にはFF33が接続され、このFF33で保持された保持信号S33が、セレクタ31と後段のスキャン分離回路へ与えられる。テスト時に、信号SAはセレクタ31,32を介してFF33に保持されるので、回路ブロック10A,10B間の信号経路がテストできる。【選択図】 図1
請求項(抜粋):
第1の回路ブロック及び第2の回路ブロックと、通常動作時には前記第1の回路ブロックと前記第2の回路ブロックとの間で信号の受け渡しを行い、テスト動作時には該第1の回路ブロックと該第2の回路ブロックを切り分けるスキャン分離ブロックとを備えた半導体集積回路であって、 前記スキャン分離ブロックは、クロックに同期して信号を保持する第1の保持回路と、前記第1の回路ブロックから出力される信号と前記第1の保持回路から出力される第1のテスト信号の一方を選択する第1のセレクタとを有し、該第1のセレクタが前記第2の回路ブロックと該第1の保持回路の間に接続され、かつ該第1のセレクタの出力が該第1の保持回路に入力されている第1のスキャン分離回路を備えたことを特徴とする半導体集積回路。
IPC (4件):
G01R31/28 ,  G06F11/22 ,  H01L21/822 ,  H01L27/04
FI (4件):
G01R31/28 G ,  G06F11/22 330B ,  G06F11/22 360P ,  H01L27/04 T
Fターム (23件):
2G132AA01 ,  2G132AA15 ,  2G132AB01 ,  2G132AC14 ,  2G132AD06 ,  2G132AH01 ,  2G132AK11 ,  2G132AK14 ,  2G132AK15 ,  2G132AK23 ,  2G132AL11 ,  5B048AA20 ,  5B048CC18 ,  5F038CA17 ,  5F038CD06 ,  5F038CD09 ,  5F038DF16 ,  5F038DT02 ,  5F038DT05 ,  5F038DT06 ,  5F038DT15 ,  5F038EZ09 ,  5F038EZ20
引用特許:
出願人引用 (4件)
全件表示

前のページに戻る