特許

J-GLOBAL ID：200903001554453696

半導体実装装置および方法

発明者： 石田 喜勝 ,  村松 盛生
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 小川 勝男 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-076336
公開番号（公開出願番号）：特開2001-267370
出願日： 2000年03月14日
公開日（公表日）： 2001年09月28日
要約：

【要約】【課題】半導体素子の突起電極と、回路基板の端子電極の間において、確実な電気的導通が得られる半導体装置および方法を提供する。【解決手段】回路基板1の端子電極2および配線パターン3を絶縁する絶縁材4に、硬化した樹脂材9を介して半導体素子6が対向し、半導体素子6の突起電極8が端子電極2に接触し且つ接触面で外方膨らみ部8aを有する。

請求項（抜粋）：

回路基板の端子電極および配線パターンを絶縁する絶縁材に、硬化した樹脂材を介して半導体素子が対向し、前記半導体素子の突起電極が前記端子電極に接触し且つ接触面で外方膨らみ部を有することを特徴とする半導体実装装置。

IPC (2件)：

H01L 21/60 311 ,  H01L 21/56

FI (2件)：

H01L 21/60 311 S ,  H01L 21/56 E

Fターム (7件)：

5F044KK02 ,  5F044LL09 ,  5F044PP15 ,  5F044QQ04 ,  5F061AA01 ,  5F061BA03 ,  5F061CB05